[发明专利]用于锁相环的电荷泵电路

权利要求书

1.一种用于锁相环的电荷泵电路，其特征在于，包括：

偏置电路(301)；

主电荷泵核心电路(302)，用于产生低失配电流，包括充电支路(303)、开关支路(304)和放电支路(305)，所述开关支路(304)分别与所述充电支路(303)和放电支路(305)相连；

其中，所述偏置电路(301)用于分别产生所述充电支路(303)和放电支路(305)所需的偏置电压；

所述充电支路(303)包括第一运算放大器(OP1)，并设置有第一节点(N1)和第二节点(N2)，所述充电支路(303)用于采用所述第一运算放大器(OP1)进行钳位，使所述第一节点(N1)和第二节点(N2)的电位相等；

所述放电支路(305)包括第二运算放大器(OP2)，并设置有第三节点(N3)和第四节点(N4)，所述放电支路(305)用于采用所述第二运算放大器(OP2)进行钳位，使所述第三节点(N3)和第四节点(N4)的电位相等。

2.根据权利要求1所述的用于锁相环的电荷泵电路，其特征在于，所述第一节点(N1)的电流和所述第三节点(N3)的电流相等。

3.根据权利要求1所述的用于锁相环的电荷泵电路，其特征在于，所述偏置电路(301)包括电流源(Il)、第一电阻(R1)、第二电阻(R2)、第五NMOS晶体管(MN5)、第六NMOS晶体管(MN6)、第七NMOS晶体管(MN7)、第八NMOS晶体管(MN8)、第五PMOS晶体管(MP5)和第六PMOS晶体管(MP6)，其中：

所述电流源(I1)、第一电阻(R1)、第五NMOS晶体管(MN5)和第七NMOS晶体管(MN7)依次串接于电源端(VDD)与接地端(GND)之间，所述第五NMOS晶体管(MN5)栅极连接至所述电流源(I1)和第一电阻(R1)的连接点处，所述第七NMOS晶体管(MN7)栅极连接至所述第一电阻(R1)和第五NMOS晶体管(MN5)的连接点处；

所述第五PMOS晶体管(MP5)、第六PMOS晶体管(MP6)、第二电阻(R2)、第六NMOS晶体管(MN6)和第八NMOS晶体管(MN8)依次串接于所述电源端(VDD)与所述接地端(GND)之间，所述第五PMOS晶体管(MP5)栅极连接至所述第二电阻(R2)和第六PMOS晶体管(MP6)的连接点处，所述第六PMOS晶体管(MP6)栅极连接至所述第二电阻(R2)和第六NMOS晶体管(MN6)的连接点处，所述第六NMOS晶体管(MN6)栅极与所述第五NMOS晶体管(MN5)栅极相连，所述第八NMOS晶体管(MN8)栅极与所述第七NMOS晶体管(MN7)栅极相连。

4.根据权利要求3所述的用于锁相环的电荷泵电路，其特征在于，所述第六NMOS晶体管(MN6)与所述第五NMOS晶体管(MN5)尺寸相同，所述第八NMOS晶体管(MN8)与所述第七NMOS晶体管(MN7)尺寸相同。

5.根据权利要求3所述的用于锁相环的电荷泵电路，其特征在于，所述充电支路(303)还包括第一PMOS晶体管(MP1)、第二PMOS晶体管(MP2)、第三PMOS晶体管(MP3)和第四PMOS晶体管(MP4)，其中：

所述第一PMOS晶体管(MP1)串接于所述电源端(VDD)与所述第一运算放大器(OP1)的正向输入端之间，所述第二PMOS晶体管(MP2)串接于所述电源端(VDD)与所述第一运算放大器(OP1)的反向输入端之间，所述第一PMOS晶体管(MP1)栅极、所述第二PMOS晶体管(MP2)栅极共同连接至所述偏置电路(301)的第五PMOS晶体管(MP5)栅极；

所述第三PMOS晶体管(MP3)串接于所述第一运算放大器(OP1)的正向输入端与所述放电支路(305)之间，所述第三PMOS晶体管(MP3)栅极与所述偏置电路(301)的第六PMOS晶体管(MP6)栅极相连；

所述第四PMOS晶体管(MP4)串接于所述第一运算放大器(OP1)的反向输入端与所述开关支路(304)之间，所述第四PMOS晶体管(MP4)栅极与所述第一运算放大器(OP1)的输出端相连；

所述第一节点(N1)和第二节点(N2)分别设置于所述第一运算放大器(OP1)的正向输入端和反向输入端。