[发明专利]四种抗总剂量与单粒子闭锁的CMOS集成电路基本单元

说明书

本发明针对之前发明“一种抗总剂量CMOS电路基本晶体管结构”专利的缺点，提出了四种新颖的电路结构，它们可以在NMOS晶体管源极不接衬底时实现电路功能并进行抗辐照，解决之前的发明源极必须接衬底的问题。

技术领域

本发明涉及半导体技术与集成电路领域，特别是抗总剂量与单粒子闭锁效应的CMOS基本单元。

背景技术

硅基互补金属氧化物半导体(CMOS)超大规模集成电路延续着摩尔定律，正朝着十几纳米甚至几纳米的工艺节点发展。这些纳米级的先进集成电路兼有高集成度和高性能，对宇航电子系统至关重要。然而传统的集成电路对辐射环境非常敏感，特别是被应用于航空航天领域中，大规模、高集成度的集成电路在辐射环境下产生的辐射效应主要有：总剂量效应、单粒子效应等。

由于长期处于辐射环境中，其绝缘层中会不断积累氧化层固定电荷和界面态陷阱电荷，从而导致半导体器件性能退化，这种现象就称为电离辐射总剂量(Total IonizingDose，TID)效应，总剂量效应会引起NMOS晶体管的阈值电压漂移、泄漏电流增加等问题。

单粒子效应是指具有足够能量的单个高能粒子入射到半导体器件内部，沿路径上激发出大量电子-空穴对。这些电子-空穴对在电场作用下移动并被收集，导致器件功能异常或者失效。随着器件工艺尺寸的降低，发生单粒子效应的临界电荷量减少，单粒子效应的影响越发显著。其中单粒子效应中的单粒子闭锁效应(SEL)是由于体硅CMOS器件内部存在寄生PNPN结构，在带电粒子入射后由非平衡载流子引起的电势扰动会使得原本正反馈电路中的两个晶体管进入大电流状态，进而可能对器件造成毁伤。

传统的抗总剂量加固措施中使用的H形栅结构、环形栅结构和半环形栅结构可以提高半导体器件的抗总剂量能力，针对单粒子闭锁效应，其主要的防护手段包括工艺防护和设计防护。其中，工艺防护包括外延工艺或深槽隔离技术等；设计加固包括电路设计加固和版图设计加固。但是这些措施运用于电路中时存在集成度不高或者成本较高等问题。

虽然之前发明的“一种抗总剂量CMOS电路基本晶体管结构”专利在一定程度上解决了上述的问题，将NMOS晶体管的源端加入P+条区可以达到抗总剂量和抗单粒子闭锁的效果。但是由于硅金属化过程会将P+条区与有源区接触到一起，因此该结构源极必须接衬底,在一些源极不接衬底的电路中,不能使用该结构。

发明内容

针对之前中国发明专利“一种抗总剂量CMOS电路基本晶体管结构”的缺陷：其NMOS管的源极必须接衬底，使得其不适合多个晶体管级联的应用。本专利提出了四种新颖的抗辐照电路基本单元，它们可以在集成电路中的NMOS晶体管源极不接衬底时能够抗辐照并实现电路功能。

附图说明

图1P+条抗辐照晶体管结构剖面图

图2本发明中的NMOS晶体管共源共栅结构

图3本发明中的共源共栅反相器电路

图4本发明中的传输门电路

图5本发明中的SRAM电路

具体实施方式

以下结合附图对本发明的具体实施方式作进一步的说明：

图1为P+条抗辐照结构晶体管沿虚线的剖面图，可以看出P+条区域与NMOS晶体管的衬底相连，这将导致在硅金属化的过程中有源区与衬底短路，因此该结构只能用在NMOS的接衬底源端，否则电路将无法工作。

针对上述缺陷，本发明提出了四种抗总剂量效应与抗单粒子闭锁效应CMOS电路结构。这些结构是在传统NMOS晶体管的基础上，将源极不接衬底的NMOS晶体管的有源区进行扩展，从而将N+有源区与侧面场氧化层通过P型区域隔离起来，避免了侧面寄生沟道晶体管的产生。同时在NMOS晶体管外围进行一圈P+注入形成保护环，起到减小PNPN结构中基极电阻的作用，提高了器件抗单粒子闭锁的能力。