[发明专利]数据擦除方法、存储装置及存储系统

权利要求书

1.一种非易失性存储装置的数据擦除方法，其中，所述存储装置包括具有多个存储串的存储块，每个所述存储串连接于位线和源极之间，并包括串联连接的多个存储单元，同一存储层的存储单元连接于同一条字线，其特征在于，对于待擦除的所述存储块，所述方法包括：

向所述源极施加擦除电压，以及

在施加擦除电压的时间内，向至少一个所述存储层的字线依次施加多个不同电压，

其中，所述多个不同电压中至少包括第一偏置电压，以及电压值大于所述第一偏置电压的补偿电压。

2.根据权利要求1所述的方法，其中，依次施加的所述多个不同电压的电压值的变化趋势为从所述补偿电压递减至所述第一偏置电压。

3.根据权利要求1所述的方法，其中，依次施加的所述多个不同电压的电压值的变化趋势为从所述补偿电压递减至所述第一偏置电压后递增。

4.根据权利要求1至3中任一项所述的方法，其中，在垂直所述存储层的方向上，多个所述存储层被分为多个存储区；

向至少一个所述存储层的字线依次施加多个不同电压包括：

向所述多个存储区中靠近所述源极的第一存储区的存储层的字线依次施加所述多个不同电压；

所述方法还包括：

向除所述第一存储区以外的其他存储区的存储层的字线施加第二偏置电压，所述第二偏置电压小于所述补偿电压。

5.根据权利要求1至3中任一项所述的方法，其中，在垂直所述存储层的方向上，多个所述存储层被分为多个存储区，至少两个所述存储区的所述存储层的字线被施加所述补偿电压和所述第一偏置电压，且被施加的所述补偿电压的电压值不同。

6.根据权利要求5所述的方法，其中，所述存储串包括沟道结构，所述存储单元包括控制栅和沟道结构的被所述控制栅包围的部分；

其中，所述存储层的字线被施加的补偿电压的电压值和所述沟道结构的被所述控制栅包围的部分在平行于所述存储层的截面的尺寸呈负相关关系。

7.根据权利要求1至3中任一项所述的方法，其中，在垂直所述存储层的方向上，多个所述存储层被分为多个存储区，至少两个所述存储区的所述存储层的字线被施加所述补偿电压和所述第一偏置电压，且被施加所述第一偏置电压的时间长度不同。

8.根据权利要求7所述的方法，其中，所述存储串包括沟道结构，所述存储单元包括控制栅和沟道结构的被所述控制栅包围的部分；

其中，所述存储层的字线被施加所述第一偏置电压的时间长度与所述沟道结构的被所述控制栅包围的部分在平行于所述存储层的截面的尺寸呈正相关关系。

9.根据权利要求1至3中任一项所述的方法，其中，所述第一偏置电压的电压值大于等于0V，小于等于1V。

10.根据权利要求1至3中任一项所述的方法，其中，所述补偿电压的电压值小于所述擦除电压。

11.一种非易失性存储装置，其特征在于，包括：

存储块，包括多个存储串，每个所述存储串连接于位线和源极之间，并包括串联连接的多个存储单元，同一存储层的存储单元连接于同一条字线；

外围电路，耦合到所述存储块并对所述存储块中的所述存储单元执行擦除操作，所述外围电路被配置为：

向所述源极施加擦除电压，以及

在施加所述擦除电压的时间内，向至少一个所述存储层的字线依次施加多个不同电压，

其中，所述多个不同电压中至少包括第一偏置电压，以及电压值大于所述第一偏置电压的补偿电压。