[发明专利]存储系统及其操作方法

权利要求书

1.一种DDR5 DIMM，其特征在于，包括第一子通道；所述第一子通道包括第一组数据缓存器和第一组DRAM芯片；所述第一组数据缓存器用于以第一速率通过第一组数据总线获取第一数据和第一ECC码，还用于以第二速率通过第二组数据总线将所述第一数据和所述第一ECC码存储至所述第一组DRAM芯片；

所述第一组数据缓存器包括多个数据缓存器，所述第一组DRAM芯片包括多个DRAM芯片组，所述第一组数据总线包括多个主机侧数据总线，所述第二组数据总线包括多个存储侧数据总线；所述主机侧数据总线、所述数据缓存器、所述存储侧数据总线和所述DRAM芯片组一一对应。

2.如权利要求1所述的DDR5 DIMM，其特征在于，所述第一数据包括第一部分和第二部分，所述第一ECC码包括第一ECC数据和第二ECC数据；所述第一组数据缓存器用于在时钟的上升沿获取所述第一部分和所述第一ECC数据，还用于在时钟的下降沿获取所述第二部分和所述第二ECC数据；所述第一部分和所述第二部分均包括连续的多个半字节数据。

3.如权利要求2所述的DDR5 DIMM，其特征在于，所述第一组DRAM芯片均为×4DRAM芯片，所述第一ECC数据和所述第二ECC数据的长度均为半字节；所述多个数据缓存器中的每一个用于在时钟的上升沿获取所述第一部分中的2个半字节数据或第一ECC数据，还用于在时钟的下降沿获取所述第二部分中的2个半字节数据或第二ECC数据，还用于将获取的第一部分中的2个半字节数据和第二部分中的2个半字节数据存储至对应的DRAM芯片组，或者将获取的第一ECC数据和第二ECC数据存储至对应的DRAM芯片组。

4.如权利要求3所述的DDR5 DIMM，其特征在于，所述DRAM芯片组中的每一个DRAM芯片存储1个半字节数据，或者所述DRAM芯片组中的每一个DRAM芯片存储所述第一ECC数据或者所述第二ECC数据。

5.如权利要求2所述的DDR5 DIMM，其特征在于，所述第一组DRAM芯片均为×8DRAM芯片，所述第一ECC数据和所述第二ECC数据的长度均为一个字节；所述多个数据缓存器中的每一个用于在时钟的上升沿获取所述第一部分中的2个半字节数据或第一ECC数据，还用于在时钟的下降沿获取所述第二部分中的2个半字节数据或第二ECC数据，还用于将获取的第一部分中的2个半字节数据和第二部分中的2个半字节数据存储至对应的DRAM芯片组，或者将获取的第一ECC数据和第二ECC数据存储至对应的DRAM芯片组。

6.如权利要求5所述的DDR5 DIMM，其特征在于，所述第一部分中的2个半字节数据存储至对应的DRAM芯片组的一个DRAM芯片中，所述第二部分中的2个半字节数据存储至对应的DRAM芯片组的另一个DRAM芯片中；所述第一ECC数据存储至对应的DRAM芯片组的一个DRAM芯片中，所述第二ECC数据存储至对应的DRAM芯片组的另一个DRAM芯片中。

7.如权利要求1至6中任一项所述的DDR5 DIMM，其特征在于，所述第一子通道还包括时钟锁存驱动器，所述DDR5 DIMM还包括第二子通道，所述第二子通道具有与所述第一子通道相同的结构，所述时钟锁存驱动器为所述第一子通道和所述第二子通道共用。

8.一种存储系统，其特征在于，包括CPU、存储器控制器和如权利要求1至7中任一项所述的DDR5 DIMM。