[发明专利]一种PCB板叠层优化方法及PCB板有效
| 申请号： | 202210392266.X | 申请日： | 2022-04-15 |
| 公开（公告）号： | CN114501823B | 公开（公告）日： | 2022-07-01 |
| 发明（设计）人： | 任伟鹏;魏波 | 申请（专利权）人： | 成都万创科技股份有限公司 |
| 主分类号： | H05K3/00 | 分类号： | H05K3/00;H05K3/46;H05K1/02 |
| 代理公司： | 四川力久律师事务所 51221 | 代理人： | 冯精恒 |
| 地址： | 610041 四川省成都*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 pcb 板叠层 优化 方法 | ||
1.一种PCB板叠层优化方法，其特征在于，包括以下步骤：
S1：获取现有设计方案中PCB板第i层的阻抗线宽参数；i∈[1，n]，n为大于3的偶数；
S2：根据所述阻抗线宽参数计算所述PCB板第i层的参考层的残铜率，并根据所述残铜率计算所述参考层的挖空区域，输出为所述参考层的优化方案；
S3：判断所述PCB板的所有叠层是否完成计算；若是，输出所述PCB板叠层的优化方案，若否，i=i+1，进入步骤S1。
2.根据权利要求1所述的一种PCB板叠层优化方法，其特征在于，所述步骤S2包括：
S21：获取预设参考PCB板中对应参考层的残铜率，记为a；所述预设参考PCB板为预先选择的PCB板模板；
S22：获取所述设计方案中PCB板所述参考层的残铜率，记为b；
S23：计算残铜率差值d，d=b-a；
若d＜0，不进行处理，进入步骤S3；
若d＞0，根据d的值计算所述参考层的铜皮的挖空区域。
3.根据权利要求2所述的一种PCB板叠层优化方法，其特征在于，所述挖空区域需要避开相邻叠层的线路位置和器件位置。
4.根据权利要求3所述的一种PCB板叠层优化方法，其特征在于，所述挖空区域的挖空厚度为预设值。
5.根据权利要求3所述的一种PCB板叠层优化方法，其特征在于，所述挖空区域的面积=d×所述PCB板的面积。
6.一种PCB板，其特征在于，所述PCB板的叠层采用权利要求1-5任一所述的优化方法进行布局优化。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都万创科技股份有限公司，未经成都万创科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210392266.X/1.html，转载请声明来源钻瓜专利网。
