[发明专利]一种具有任意开窗功能的读出电路

权利要求书

1.一种具有任意开窗功能的读出电路，其特征在于，包括信号预处理电路（1）、列控制电路（2）、列选通电路（3）、行控制电路（4）和行选通电路（5）；

信号预处理电路（1），用于接收外部数据WIN_DATA，预处理数据，输出行起始数据DATARS、行结束数据DATARE、行时钟数据DATARCP和数据变化信号REDATA至行控制电路（4），输出列起始数据DATACS、列结束数据DATACE、列时钟数据DATACCP和数据变化信号REDATA至列控制电路（2）；

列控制电路（2），与信号预处理电路（1）相连，用于接收所述信号预处理电路（1）产生的列起始数据DATACS、列结束数据DATACE、列时钟数据DATACCP和数据变化信号REDATA，以及列起始信号CST，产生列选信号CS0、列寄存器使能信号COL_ST、列窗口起始信号ROI_CS、列窗口结束信号COL_ED、列时钟CLKC和列移位寄存器复位信号RST_C；

列选通电路（3），与列控制电路（2）相连，用于接收列控制电路（2）输出的信号，控制不同列的选通；

行控制电路（4），与信号预处理电路（1）相连，用于接收所述行起始数据DATARS、行结束数据DATARE、行时钟数据DATARCP和数据变化信号REDATA，以及帧起始信号FST，产生行选信号RS0、行寄存器使能信号ROW_ST、行窗口起始信号ROI_RS、行窗口结束信号ROW_ED、行时钟CLKR和行移位寄存器复位信号RST_R；

行选通电路（5），与行控制电路（4）相连，用于接收行控制电路（4）输出的信号，控制不同行的选通。

2.根据权利要求1所述的具有任意开窗功能的读出电路，其特征在于，列选通电路（3）、行选通电路（5）均包括多个选择子电路（6）；

列选通电路（3）用于接收列控制电路（2）输出的信号，输出选通信号CSN，控制不同列的选通；

行选通电路（5）用于接收列行控制电路（4）输出的信号，输出选通信号RSN，控制不同行的选通；

所述的选择子电路（6）包括存储器（7）、第一与门（8）、或门（9）、第二与门（10）、移位寄存器（11）。

3.根据权利要求2所述的具有任意开窗功能的读出电路，其特征在于，行选通电路（5）中的选择子电路（6）具体为：

存储器（7）的使能端连接行寄存器使能信号ROW_ST，输出端与行窗口起始信号ROI_RS一同连接至与第一与门（8）的输入端，第一与门（8）的输出与行选通信号RSN-1一同连接至或门（9）的输入端，或门（9）的输出端与行窗口结束信号ROW_ED一同连接至第二与门（10）的输入端，第二与门（10）的输出端连接至移位寄存器（11）的输入端，移位寄存器（11）的时钟连接行时钟CLKR，移位寄存器（11）的复位端连接行移位寄存器复位信号RST_R，移位寄存器（11）的输出端输出行选通信号RSN，并连接至存储器（7）的输入端；行选通信号RSN用来选通面阵第N行。

4.根据权利要求2所述的具有任意开窗功能的读出电路，其特征在于，列选通电路（3）中的选择子电路（6）具体为：

存储器（7）的使能端连接列寄存器使能信号COL_ST，输出端与列窗口起始信号ROI_CS一同连接至与第一与门（8）的输入端，第一与门（8）的输出与列选通信号CSN-1一同连接至或门（9）的输入端，或门（9）的输出端与列窗口结束信号COL_ED一同连接至第二与门（10）的输入端，第二与门（10）的输出端连接至移位寄存器（11）的输入端，移位寄存器（11）的时钟连接列时钟CLKC，移位寄存器（11）的复位端连接列移位寄存器复位信号RST_C，移位寄存器（11）的输出端输出列选通信号CSN，并连接至存储器（7）的输入端；列选通信号CSN用来选通面阵第N列。

5.根据权利要求3或4所述的具有任意开窗功能的读出电路，其特征在于：

列选通电路（3）中，移位寄存器（11）的输出连接至下一列的选择子电路（6）中与第一与门（8）的输出端；

行选通电路（5）中，移位寄存器（11）的输出连接至下一行的选择子电路（6）中与第一与门（8）的输出端。