[发明专利]一种基于ARM的嵌入式模块化神经核团仿真平台

权利要求书

1.一种基于ARM的嵌入式模块化神经核团仿真平台，其特征在于探究BG-TH网络，搭建BG-TH网络仿真的嵌入式模块化神经核团仿真平台，该仿真平台包含：神经元放电特性模块、突触数据传递模块、微型继电器阵列与上位机调试软件四个部分；

神经元放电特性模块使用基于ARM的STM32F407ZGT6芯片搭建，通过内部集成的神经元模型进行神经元非线性计算和缓存，并发放本地的冲动信号，将其传递至后端；

突触数据传递模块通过设计芯片周围电路实现，用于传递神经元放电特性模块非线性计算产生的数据；

微型继电器阵列用于实现对嵌入式处理器的供电策略，实现嵌入式芯片顺序烧写功能。

上位机调试软件通过LabVIEW设计的上位机界面能够通过USB与系统进行信息交互。

2.根据权利要求1所述的基于ARM的嵌入式模块化神经核团仿真平台，其特征是：所述神经元放电特性模块包含有神经元胞体计算单元若干、轴突单元1个、树突单元若干及驱动电路控制单元1个；神经元胞体计算单元进行神经元非线性计算，其内部已集成了三种神经元模型；轴突单元对本地神经元胞体计算单元运算后的脉冲序列进行短暂的缓存，并在之后发放本地的冲动信号；树突单元接收多个其它神经元给予的数据，并对此进行叠加；驱动电路控制单由系统顶层的主节点进行控制。该模块中的数据传输与接收均通过IO复用方式来完成。

3.根据权利要求1所描述的基于ARM的嵌入式模块化神经核团仿真平台，其特征是：所述突触数据传输模块主要由底层路由与顶层路由两个部分组成；底层路由与顶层路由通过目的地址的判别，实现数据的打包与分发。

4.根据权利要求1所描述的基于ARM的嵌入式模块化神经核团仿真平台，其特征是：微型继电器阵列提供系统整体的供电策略与程序烧写机制解决方案，采用SWD程序下载模式，通过继电器阵列顺序烧写嵌入式芯片，微型继电器阵列通过系统主节点(即顶层路由)的IO口信号进行控制，电路中设置续流二极管，提供反向电动势的耗电通路，通过在线调试器提供主节点对嵌入式处理器的顺序供电，系统主节点用于处理器之间的通信和管理本地的供电策略，系统主节点对本地的供电策略包括：程序烧写模式、正常工作模式与干预工作模式。

5.根据权利要求1所描述的基于ARM的嵌入式模块化神经核团仿真平台，其特征是：增加网络规模时，将神经元胞体计算单元的一侧IO口复用为扩展模式，通过排线接入相应的神经元胞体计算单元，上位机调试软件显示新增的神经元胞体计算单元，主节点自动为新增的神经元胞体计算单元分配地址，扩展网络；在需要对网络裁剪时，在断电状态下拔去冗余的模块。

6.根据权利要求1所描述的基于ARM的嵌入式模块化神经核团仿真平台，其特征是：所述上位机调试软件基于LabVIEW实现，用来选择神经元放电特性模块中的神经元模型、调节具体神经元模块的参数、实时展示BG-TH网络中的膜电位、栅格图、放电频率，实现上位机与硬件系统之间的实时数据交互。