[发明专利]一种基于操作数裁剪的高性能近似乘法器及其计算方法

说明书

本发明公开了一种基于操作数裁剪的高性能近似乘法器及其计算方法，该近似乘法器包括：部分积生成模块、部分积树形压缩模块、进位加法器模块和移位模块；部分积生成模块包括操作数裁剪模块和位乘积模块，操作数裁剪模块对乘数和被乘数进行截取操作，得到近似操作数，位乘积模块得到相应的部分积；部分积树形压缩模块用于得到最终求和的两个加数；进位加法器模块用于最终两个加数相加，移位模块用于对进位加法器模块的输出进行移位，得到所求的二进制结果。本发明能够极大程度降低多位乘法器的面积、延时和功耗，同时也能保持较好的精确度。

技术领域

本发明属于集成电路技术领域，具体的说是一种基于操作数裁剪的高性能乘法器及计算方法。

背景技术

近些年来，随着大数据的快速发展，需要处理的图像信息呈指数型增长，基本的图像处理包括图像滤波、图像边缘检测和锐化等。图像滤波操作需要消耗大量的乘、加运算单元，而在滤波过程中对结果的精度要求并不十分严格。如果使用精确乘法器会使得计算单元过于庞大，且乘法器翻转频繁，使得图像处理单元功耗问题突出。同时由于边缘计算的终端大多数为移动设备，其供电受到限制，设备的功耗问题尤为突出。因此基于近似计算的低功耗乘法器应运而生，并成功地通过牺牲少量的计算精度获得了较为可观的性能并大大降低了乘法器功耗。

发明内容

本发明是为了解决上述现有技术存在的不足之处，提出一种基于操作数裁剪的低功耗高性能的近似乘法器，以期能在降低芯片功耗和面积的同时大大提升乘法器的性能，并保持较好的精确度。

本发明为达到上述发明目的，采用如下技术方案：

本发明一种基于操作数裁剪的高性能近似乘法器的特点包括：部分积生成模块、部分积树形压缩模块、进位加法器模块和移位模块；

所述部分积生成模块包括操作数裁剪模块和位乘积模块；

所述操作数裁剪模块根据操作数A的位数n设置截取间隔k，并生成近似标志位Ac；根据所述近似标志位Ac选择是否对所述操作数A进行移位，再按照所述截取间隔k进行裁剪，从而生成近似操作数Ap；所述操作数裁剪模块对操作数B也同样进行处理后，得到近似操作数Bp；

所述位乘积模块利用与门阵列对所述近似操作数Ap的每一位和近似操作数Bp的每一位进行“与”操作，生成部分积树；

所述部分积树形压缩模块是由全加器组和半加器组构成，用于将部分积树压缩成最终的两行加数；

所述进位加法器模块是由2n-2k-1个全加器和2个半加器组成，并用于对最终的两个加数进行相加，得到中间结果；

所述移位模块是由1个2n位的移位寄存器组成，用于对所述中间结果进行移位，得到所求的二进制乘积。

本发明所述的高性能近似乘法器的特点也在于：

所述操作数裁剪模块包括2个寄存器，第一n-2k-2输入的或门、2个二输入或门、第一移位寄存器、第一二选一多路选择器、2k-1个二输入与门；

第一寄存器的输入为操作数A，输出为操作数的位数n；

第二寄存器的输入端连接所述第一寄存器的输出端，第二寄存器的输出为截取间隔k；

第一移位寄存器输入为操作数A，输出为操作数A左移两位的结果A_{2_left}；

所述操作数裁剪模块的第一输入端为所述第一移位寄存器的输入端；

所述操作数裁剪模块的第二输入端为第一寄存器的输出端；

所述操作数裁剪模块的第三输入端为第二寄存器的输出端；

所述操作数裁剪模块的输出端是第一二选一多路选择器的输出端；