[发明专利]一种基于操作数裁剪的高性能近似乘法器及其计算方法

权利要求书

1.一种基于操作数裁剪的高性能近似乘法器，其特征包括：部分积生成模块、部分积树形压缩模块、进位加法器模块和移位模块；

所述部分积生成模块包括操作数裁剪模块和位乘积模块；

所述操作数裁剪模块根据操作数A的位数n设置截取间隔k，并生成近似标志位Ac；根据所述近似标志位Ac选择是否对所述操作数A进行移位，再按照所述截取间隔k进行裁剪，从而生成近似操作数Ap；所述操作数裁剪模块对操作数B也同样进行处理后，得到近似操作数Bp；

所述位乘积模块利用与门阵列对所述近似操作数Ap的每一位和近似操作数Bp的每一位进行“与”操作，生成部分积树；

所述部分积树形压缩模块是由全加器组和半加器组构成，用于将部分积树压缩成最终的两行加数；

所述进位加法器模块是由2n-2k-1个全加器和2个半加器组成，并用于对最终的两个加数进行相加，得到中间结果；

所述移位模块是由1个2n位的移位寄存器组成，用于对所述中间结果进行移位，得到所求的二进制乘积。

2.根据权利要求1所述的高性能近似乘法器，其特征在于：

所述操作数裁剪模块包括2个寄存器，第一n-2k-2输入的或门、2个二输入或门、第一移位寄存器、第一二选一多路选择器、2k-1个二输入与门；

第一寄存器的输入为操作数A，输出为操作数的位数n；

第二寄存器的输入端连接所述第一寄存器的输出端，第二寄存器的输出为截取间隔k；

第一移位寄存器输入为操作数A，输出为操作数A左移两位的结果A_{2_left}；

所述操作数裁剪模块的第一输入端为所述第一移位寄存器的输入端；

所述操作数裁剪模块的第二输入端为第一寄存器的输出端；

所述操作数裁剪模块的第三输入端为第二寄存器的输出端；

所述操作数裁剪模块的输出端是第一二选一多路选择器的输出端；

所述第一n-2k-2输入的或门的输入分别为操作数A的最高位到第2k+2位，输出为近似标志位Ac；

所述第一二选一多路选择器的选择控制端连接第一n-2k-2输入的或门的输出端，所述第一二选一多路选择器的“0”输入端连接所述第一移位寄存器的输出A_{2_left}，所述第一二选一多路选择器的“1”输入为输入的操作数A，所述第一二选一多路选择器的输出为经过选择性移位而未裁剪的操作数A’；

2k-2个二输入与门的第一输入端依次连接到操作数A’的第1到第k-1位和第k+1到第2k-1位；2k-2个二输入与门的第二输入端连接低电平，输出均为“0”，并作为操作数裁剪模块输出的第1到k-1位和第k+1到第2k-1位；操作数AA’的第0位，第k位，第2k+1到第n位依次作为所述操作数裁剪模块输出的第0位，第k位，第2k+1到第n位；

第2k-1个二输入与门的第一输入端输入操作数A的第2k-2位、第二输入端输入操作数A的第2k-1位；第2k-1个二输入与门的输出端连接第一二输入或门的第一输入端，所述第一二输入或门的第二输入端输入操作数A的第2k位，所述第一二输入或门的输出为操作数裁剪模块输出的第2k位。