[发明专利]一种AI智能模组的可靠性设计方法

权利要求书

1.一种AI智能模组的可靠性设计方法，其特征在于，所述AI智能模组包括智能处理单元及其连接的内存单元、电源单元、以太网接口单元、PCIE接口单元、温度监测单元、电流监测单元；其中，智能处理单元采用ARM+NPU架构的智能芯片，内部集成主处理器单元CPU、神经网络单元NPU、视频编解码单元VPU以及图片编解码单元JPU；

AI智能模组的可靠性设计方法包括三类，第一类是基于硬件电路限流保护的方法，第二类是基于软件程序上注更新的方法，第三类是基于软看门狗、重启指令的方法；

AI智能模组的程序分为固件程序、应用程序两部分，其中，固件程序包括preboot预启动程序、uboot引导程序、linux内核以及rootfs文件系统；应用程序包括神经网络模型、算法库、可执行程序及相应的脚本程序；

程序上注更新过程分为两个阶段，第一阶段将固件程序和应用程序上注到三片NorFlash中，NorFlash空间可以分为两部分，第一部分存储系统固件程序，第二部分存储应用程序；第二阶段从三片NorFlash中通过“三取二”逻辑判断后加载其中的固件程序和应用程序，开始执行；

第一阶段程序上注流程包括：

（1）上位机发送指令切换至“上注状态”；

（2）上位机将上注数据分为若干个数据段，每段固定大小，分段进行上注，每次上注一个段时，FPGA要自动先把当前上注数据段擦除，然后再进行接收、解包并同时写入到三片NorFlash中；

（3）每当接收完一个数据段时进行CRC16校验，校验正确时则将bitmap相应的bit位置1；

（4）上位机发送完上注数据后，发送请求bitmap遥测指令，FPGA下传对应的bitmap遥测结果，上位机判断每个数据段上注校验的正确性，并重传有错误的段；

（5）当所有数据段上注成功后，上位机发送“结束上注指令”，FPGA跳出NorFlash烧写模式，第一阶段完成。

2.根据权利要求1所述的AI智能模组的可靠性设计方法，其特征在于，第二阶段程序上注流程包括：

（1）上位机发送指令切换至“运行状态”，智能芯片启动模式切换到SPI启动模式；

（2）FPGA控制智能芯片上电启动，智能芯片通过FPGA的模拟SPI接口读取NorFlash中的第一部分存储空间中的系统固件程序，并在读取时进行三取二逻辑判断，通过对比三块NORFlash中每一bit的数据是否相同，取至少两块相同的数据；

（3）智能芯片启动过程中自动挂载NorFlash中的第二部分存储空间，此空间可根据应用需求划分成不同的分区，分别用于存储神经网络模型、算法库、可执行程序。

3.根据权利要求2所述的AI智能模组的可靠性设计方法，其特征在于，程序上注更新过程还包括通过FPGA来模拟SPI设备：FPGA将NorFlash第一部分存储空间模拟成一个SPIFlash来替代智能模组上原本的SPI Flash；智能芯片通过FPGA模拟的SPI接口读取系统固件，完成系统的加载及启动。

4.根据权利要求2所述的AI智能模组的可靠性设计方法，其特征在于，程序上注更新过程还包括通过FPGA来模拟SDIO设备：FPGA将NorFlash第二部分存储空间模拟成一个SDDevice来替代智能模组上原本的eMMC设备， SD FakeX模块和NorFlash共同组成一个虚拟的SD卡；其中，NorFlash仅仅负责提供数据的存储；SD FakeX是一个Verilog模块，负责对SD总线的命令进行解析和响应，并在SD host请求数据时，从NorFlash中读取数据并传给SDhost，即FPGA通过SDIO将数据传给智能芯片，完成应用程序的上注更新。