[发明专利]纳米片器件的结构、制造方法及电子设备

说明书

一种纳米片器件的结构、制造方法及电子设备，属于半导体技术领域，通过包括第一纳米片堆叠部以及栅极结构；第一纳米片堆叠部在水平面呈H型，包括平行交替设置的多个牺牲层和多个纳米片层；其中，在纳米片层中，第一半导体类型区、第二半导体类型区以及第三半导体类型区沿横向方向依次排列，且第二半导体类型区位于H型的横线位置的中间；在垂直方向上与第二半导体类型区重叠的牺牲层的区域镂空，且在镂空区域环绕第二半导体类型区设置栅极结构；从而避免了纳米线的复杂制作工艺，简化了器件设计并降低了成本。且第二半导体类型区的宽长比可调，使得纳米片功率器件的栅极宽长比可调，提高了纳米片功率器件设计的灵活性。

技术领域

本申请属于半导体技术领域，尤其涉及一种纳米片器件的结构、制造方法及电子设备。

背景技术

传统的平面晶体管(Planar FET)通过降低电压来节省功耗，然而，平面晶体管的短沟道效应限制了电压的继续降低，而鳍式场效应晶体管的出现使得电压得以再次降低，但随着工艺的继续推进，鳍式场效应晶体管已经不足以满足需求。于是，环绕栅极(Gate-all-around，GAA)技术应运而生。

典型的GAA形式为环绕栅极晶体管(Gate-all-around FETs，GAAFET)，其采用的是纳米线沟道设计，沟道整个外轮廓都被栅极完全包裹，代表栅极对沟道的控制性更好。相比之下，传统的鳍式场效应晶体管沟道仅3面被栅极包围。GAAFET架构的晶体管提供比鳍式场效应晶体管更好的静电特性，可满足某些栅极宽度的需求。这主要表现在同等尺寸结构下，GAA的沟道控制能力强化，尺寸可以进一步微缩。

然而，该纳米线沟道设计不仅复杂，且成本高。

发明内容

本申请的目的在于提供一种纳米片器件的结构、制造方法及电子设备，旨在解决相关的纳米线器件不仅设计复杂且成本高的问题。

本申请实施例提供了一种纳米片器件的结构，包括第一纳米片堆叠部以及栅极结构；

所述第一纳米片堆叠部在水平面呈H型，包括平行交替设置的多个牺牲层和多个纳米片层；其中，在所述纳米片层中，第一半导体类型区、第二半导体类型区以及第三半导体类型区沿横向方向依次排列，且所述第二半导体类型区位于所述H型的横线位置的中间；

在垂直方向上与所述第二半导体类型区重叠的所述牺牲层的区域镂空，且在镂空区域环绕所述第二半导体类型区设置所述栅极结构。

在其中一个实施例中，在水平面上，所述栅极结构向上和向下延伸以形成所述栅极结构的延伸部，在所述延伸部和所述H型的两个竖线之间设置支撑部。

在其中一个实施例中，所述第一半导体类型区为第一N型区，所述第二半导体类型区为第一P型区，所述第三半导体类型区为第二N型区；或者

所述第一半导体类型区为第二P型区，所述第二半导体类型区为第三N型区，所述第三半导体类型区为第三P型区。

在其中一个实施例中，所述第一半导体类型区作为所述纳米片器件的源极，所述栅极结构作为所述纳米片器件的栅极，所述第三半导体类型区作为所述纳米片器件的漏极。

本申请实施例还提供了一种纳米片器件的制造方法，其特征在于，所述制造方法包括：

步骤A：形成第一纳米片堆叠部；所述第一纳米片堆叠部包括平行交替设置的多个牺牲层和多个纳米片层；其中，在所述纳米片层中，第一半导体类型区、第二半导体类型区以及第三半导体类型区沿横向方向依次排列；

步骤B：通过显像使所述第一纳米片堆叠部呈H型；其中，所述第二半导体类型区位于所述H型的横线位置的中间；

步骤C：在所述H型的两个竖线的内侧形成支撑部；

步骤D：移除在垂直方向上与所述第二半导体类型区重叠的所述牺牲层，以形成镂空区域；