[发明专利]一种多轻量处理器使用单一指令存储器实现非对称算法多核并行架构的系统

权利要求书

1.一种多轻量处理器使用单一指令存储器实现非对称算法多核并行架构的系统，其特征在于：包括AXI总线、接口终端、超高速接口、高速接口、主控处理器、指令寄存器、非对称密钥存储器以及多个轻量处理器；各所述轻量处理器上均连接有一个非对称算法核和一个非对称接口存储器，各所述轻量处理器均与所述指令寄存器以及非对称密钥存储器相连；所述非对称密钥存储器、非对称接口存储器、接口终端、超高速接口、高速接口以及主控处理器均与所述AXI总线相连；所述指令寄存器为多个轻量处理器提供指令读取，所述非对称密钥存储器为多个轻量处理器提供非对称密钥。

2.根据权利要求1所述的多轻量处理器使用单一指令存储器实现非对称算法多核并行架构的系统，其特征在于：各个轻量处理器并行处理接口终端、高速接口、超高速接口和主控处理器需要的非对称算法数据。

3.根据权利要求2所述的多轻量处理器使用单一指令存储器实现非对称算法多核并行架构的系统，其特征在于：系统的工作流程为，

接口终端和/或高速接口和/或超高速接口和/或主控处理器通过AXI总线下发需要运算的数据到非对称接口存储器；

非对称接口存储器缓存需要运算的数据；

轻量处理器通过内部私有总线读取非对称接口存储器缓存需要运算的数据、指令寄存器中的算法库、非对称密钥存储器中指定地址的密钥，调用非对称算法核进行运算，并将运算完成的运算结果数据发送给非对称接口存储器；

非对称接口存储器缓存运算结果数据；

接口终端和/或高速接口和/或超高速接口和/或主控处理器通过AXI总线读取非对称接口存储器中缓存的运算结果数据。