[发明专利]基于电路原理图在版图中自动生成Sub Cell的方法

说明书

本申请实施例提供了一种基于电路原理图在版图中自动生成Sub Cell的方法，其包括：S101、遍历Sub Cell对应的电路原理图，以获取所述Sub Cell内部的层次信息以及全部的Instances的信息；S102、根据Sub Cell在电路原理图中对应的所述层次信息，在版图中自顶层开始，从上到下逐层生成层级直至最底层；S103、从所述版图的最底层开始，从下向上逐层生成每一层级的版图边界，并根据所述Instances的信息，在每一层级对应的版图边界内生成Instance版图。本申请实施例避免了逐一对照原理图自下而上逐层生成、调用Instances并调整位置布局的重复手动操作，并且方便后续布线以及检查原理图和版图是否一致，从而节约了时间，提高了效率。

技术领域

本申请涉及电路处理技术领域，具体涉及一种基于电路原理图在版图中自动生成Sub Cell的方法。

背景技术

EDA工具是电子设计自动化(Electronic Design Automation)的简称，利用EDA工具，工程师将芯片的电路设计、性能分析、设计出IC版图的整个过程交由计算机处理完成，极大地提高了电路设计的效率和可操作性，减少了工程师的工作量。

在完成电路原理图(Schematic)的设计以后，版图工程师需要根据电路图绘制出相应的版图(Layout)，在完成版图的绘制后还需要进行一系列验证和检查，其中包括LVS(原理图与版图一致性)检查，它对于消除错误、降低设计成本和减少设计失败的风险具有重要作用。完整的电路原理图包含多种元器件和子单元、复杂的层次设计、各层次布局及层次间布线关系。如果进行手动生成各器件layout并分层逐次进行布局布线，效率较低。业界内已提出SDL(原理图驱动版图)生成的方法，自动化处理器件的生成、布局、走线，减少了工作量。在版图中指定的top cell(顶层单元)生成一个Sub Cell(电路单元)，首先需要根据其原理图层次关系，从底层开始，向上逐层根据该层原理图通过SDL自动生成该层所有Instance的Layout，再进行手动布局，布局过程中需要反复对照原理图调整位置，效率较低。

发明内容

本申请实施例提供一种基于电路原理图在版图中自动生成Sub Cell的方法，用以克服或者缓解现有技术中存在的上述技术问题。

本申请采用的技术方案为：

一种基于电路原理图在版图中自动生成Sub Cell的方法，其包括：

S101、遍历Sub Cell对应的电路原理图，以获取所述Sub Cell内部的层次信息以及全部的Instances的信息；

S102、根据Sub Cell在电路原理图中对应的所述层次信息，在版图中自顶层开始，从上到下逐层生成层级直至最底层；

S103、从所述版图的最底层开始，从下向上逐层生成每一层级的版图边界，并根据所述Instances的信息，在每一层级对应的版图边界内生成Instance版图。

可选地，所述步骤S101中通过深度优选遍历法对所述Sub Cell对应的原理图按照自上而下的顺序进行遍历。

可选地，在步骤S103中在生成Instance版图时，在版图中是从最底层开始，从下到上逐层生成Instance版图。

可选地，在版图生成的操作界面设置有X—Y坐标系，存在四个象限，版图边界生成在第一象限中，且版图边界的左下顶点与X-Y坐标系的原点重合。

可选地，所述步骤S103中，根据所述Instances的信息，在每一层级对应的版图边界内生成Instance版图，包括：根据所述Instances的信息，判断是否存在vectorinstance；如是，则对所述vector instance进行拆分得到若干个并联的instance，以在每一层级对应的版图边界内生成对应的Instance版图；否则，直接在每一层级对应的版图边界内生成Instance版图。