[发明专利]芯片失效分析方法、装置、电子设备及存储介质

权利要求书

1.一种芯片失效分析方法，其特征在于，所述方法包括：

将主板的多个真实跌落姿态输入到训练完成的芯片失效分析模型；所述主板包括一个或多个测试芯片；

通过所述芯片失效分析模型输出每个所述真实跌落姿态下各个所述测试芯片受到的预测应力值，并根据每个所述真实跌落姿态下各个所述测试芯片受到的预测应力值生成与每个所述真实跌落姿态对应的预测应力值数组；

当从所述主板中检测到一个或多个失效芯片时，根据每个所述失效芯片在所述多个真实跌落姿态分别对应的预测应力值数组中的预测应力值，确定出导致所述失效芯片失效的目标跌落姿态。

2.根据权利要求1所述的方法，其特征在于，所述根据每个所述失效芯片在所述多个真实跌落姿态分别对应的预测应力值数组中的预测应力值，确定出导致所述失效芯片失效的目标跌落姿态，包括：

确定最大预测应力值对应的真实跌落姿态作为导致所述失效芯片失效的目标跌落状态；所述最大预测应力值是根据所述失效芯片在多个所述真实跌落姿态分别对应的预测应力值数组中的预测应力值确定出的。

3.根据权利要求2所述的方法，其特征在于，所述方法还包括：

对各个所述预测应力值数组中的各个所述预测应力值按照从大到小的顺序进行排序，根据所述排序结果以及各个所述真实跌落姿态确定复现矩阵；所述复现矩阵的每一行包括一个真实跌落姿态以及与所述真实跌落姿态对应的进行排序后的所述预测应力值；

以及，所述确定最大预测应力值对应的真实跌落姿态作为导致所述失效芯片失效的目标跌落状态，包括：

针对每个所述失效芯片，按顺序查询所述复现矩阵包括的各个列，直至查询出第一个与所述失效芯片对应的预测应力值作为所述最大预测应力值；

将所述最大预测应力值所在行包括的真实跌落姿态作为导致所述失效芯片失效的目标跌落状态。

4.根据权利要求2所述的方法，其特征在于，所述方法还包括：

对各个所述预测应力值数组中的各个所述预测应力值按照从大到小的顺序进行排序，根据所述排序结果以及所述真实跌落姿态确定复现矩阵；所述复现矩阵的每一行包括一个真实跌落姿态以及与所述真实跌落姿态对应的进行排序后的所述预测应力值；

将所述复现矩阵中的各个所述预测应力值映射成与各个所述预测应力值分别对应的所述测试芯片的编号；

以及，所述确定最大预测应力值对应的真实跌落姿态作为导致所述失效芯片失效的目标跌落状态，包括：

针对每个所述失效芯片，按顺序查询所述复现矩阵包括的各个列，直至查询出第一个与所述失效芯片对应的编号；第一个查询出的所述编号是所述最大预测应力值对应的测试芯片的编号；

将第一个查询出的所述编号所在行包括的真实跌落姿态作为导致所述失效芯片失效的目标跌落状态。

5.根据权利要求1所述的方法，其特征在于，所述方法还包括：

基于每个所述真实跌落姿态对应的预测应力值数组，将所述预测应力值数组中最小应力值对应的测试芯片作为待选可靠芯片；

将所述待选可靠芯片中出现重复字数最多的测试芯片作为可靠芯片。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括：

将所述可靠芯片存储入参考优化方案库；所述参考优化方案库包括所述可靠芯片对应的项目号以及所述可靠芯片的结构信息；

通过所述参考优化方案库向所述项目号对应的设备发送包括所述可靠芯片的结构信息的解决方案。

7.根据权利要求1所述的方法，其特征在于，所述方法还包括：

获取所述主板的多个样本跌落姿态以及每个所述样本跌落姿态下各个所述测试芯片受到的样本应力值；

将所述样本跌落姿态以及每个所述样本跌落姿态下各个所述测试芯片受到的样本应力值输入到待训练的芯片失效分析模型中，得到所述待训练的芯片失效分析模型输出的训练应力值；

根据所述样本应力值以及所述训练应力值计算训练损失，并根据所述训练损失对所述待训练的芯片失效分析模型的权值参数进行调整，以得到训练完成的芯片失效分析模型。