[发明专利]一种计算芯片、电子设备及计算芯片间的数据传输方法

说明书

本申请涉及一种计算芯片、电子设备及计算芯片间的数据传输方法，属于数据传输技术领域。该计算芯片包括：数据运算单元和远端数据获取单元。数据运算单元用于产生命令信息包，并将其存储在本地存储器；远端数据获取单元用于将本地存储器中访问同一个目标计算芯片的命令信息包打包形成远端命令包，并将远端命令包发送给目标计算芯片；以及还用于接收目标计算芯片基于远端命令包返回的远端数据包，并将远端数据包中的访存数据存储到本地存储器。本申请中，数据运算单元不直接访问其他计算芯片的存储器，而是采用异步的方式访问其他计算芯片的存储器，从而不需要大的数据存储，进而减少了芯片的面积；避免了小的传输长度，提高了总线效率。

技术领域

本申请属于数据传输技术领域，具体涉及一种计算芯片、电子设备及计算芯片间的数据传输方法。

背景技术

当前，计算芯片间的高速数据交换会采用点对点(Peer-to-Peer，P2P)技术，该技术使得计算芯片可以通过PCI Express(PCIe)交换器直接访问目标计算芯片的存储器，即计算芯片内部的数据运算单元可直接通过PCIe交换器访问其他计算芯片的存储器，避免了通过主机端的存储器作为中转，大大降低了数据交换的延迟。

现有的P2P访问方式，也对计算芯片内部的数据运算单元提出了挑战，由于PCIe传输延时较大，需要计算芯片内部的数据运算单元采用大的数据缓冲来隐藏计算芯片间的访问数据延迟，否则就会产生传输空隙，这就导致了计算芯片的面积过大。对于PCIe总线，数据传输容量如果越大，传输效率就越高。这和计算芯片的数据运算单元传输特性往往不匹配。数据运算单元可能存在大量不连续的地址随机访问，直接通过PCIe传输的方式也会降低传输效率。

发明内容

鉴于此，本申请的目的在于提供一种计算芯片、电子设备及计算芯片间的数据传输方法，以改善现有计算芯片需要采用大的数据缓冲来隐藏计算芯片间的访问数据延迟，导致了计算芯片的面积过大的问题。

本申请的实施例是这样实现的：

第一方面，本申请实施例提供了一种计算芯片，该计算芯片与本地存储器连接，该计算芯片包括：数据运算单元和远端数据获取单元。数据运算单元，用于产生命令信息包，并将其存储在本地存储器；远端数据获取单元，用于将本地存储器中访问同一个目标计算芯片的命令信息包打包形成远端命令包，并将远端命令包发送给目标计算芯片；以及还用于接收目标计算芯片基于远端命令包返回的远端数据包，并将远端数据包中的访存数据存储到本地存储器。本申请实施例中，通过在该计算芯片内部新增远端数据获取单元，使得计算芯片中的数据运算单元不直接访问其他计算芯片的存储器，而是借助远端数据获取单元采用异步的方式访问其他计算芯片的存储器，具体来说，数据运算单元不实时访问其他计算芯片的存储器，而是将访问其他计算芯片的命令信息包先保存在本地存储器中，之后再由远端数据获取单元打包发送到其他计算芯片进行存储器访问请求，避免了所有数据运算单元直接访问接口(如PCIe接口)，从而节省了芯片内部的连线，同时，由于所有数据运算单元不直接访问接口，就不会导致访问接口拥塞，进而就避免了数据运算单元需要大的数据缓存来隐藏计算芯片间的访问数据延迟，节省了芯片的存储面积。

结合第一方面实施例的一种可能的实施方式，远端数据获取单元在将本地存储器中访问同一个目标计算芯片的命令信息包打包形成远端命令包时，具体用于：从本地存储器中取出命令信息包，其中，每一个命令信息包对应一个唯一序号；将访问同一个目标计算芯片的命令信息包及其唯一序号打包作为远端命令包的负载信息，得到远端命令包。本申请实施例中，通过将访问同一个目标计算芯片的命令信息包及其唯一序号打包作为远端命令包的负载信息，以及将指定信息作为远端命令包的头信息，这样在保证数据能正常传输的同时，使得对端在获取数据时，能精确区分具体是哪个命令信息包的访存数据，避免造成混乱。