[发明专利]芯片总线的检测方法、装置、电子设备和存储介质

说明书

本申请提出一种芯片总线的检测方法、装置、电子设备和存储介质，其中，芯片总线的检测方法包括：响应于检测到延迟检测事件，获取芯片中总线节点的时钟信息；控制芯片的主设备和从设备之间进行总线节点的多个信号的传输，其中，每个信号包括标签；根据时钟信息，确定多个信号的传输开始时间，以及多个信号的传输结束时间；根据标签、多个信号的传输开始时间和多个信号的传输结束时间，确定每个信号对应的目标传输开始时间和目标传输结束时间；根据目标传输开始时间和目标传输结束时间，确定总线节点的延迟值。由此，能够检测出芯片总线节点的延迟值，从而验证芯片总线的传输性能。

技术领域

本申请涉及芯片检测技术领域，尤其涉及一种芯片总线的检测方法、装置、电子设备和存储介质。

背景技术

随着系统级芯片(System on Chip，SOC)设计规模的提升，SOC芯片的性能逐渐提升，但是，SOC芯片中使用的知识产权核(Intellectual Property core，IP核)数目和复杂度也都大幅增加，各种IP核共享存储系统资源以及共享总线资源，这就对SOC芯片总线的架构设计和验证提出了更高的要求。

发明内容

本申请第一方面实施例提出一种芯片总线的检测方法，能够检测出芯片总线节点的延迟值，从而验证芯片总线的传输性能。

本申请第二方面实施例提出一种芯片总线的检测装置。

本申请第三方面实施例提出一种电子设备。

本申请第四方面实施例提出一种计算机可读存储介质。

本申请第一方面实施例提出了一种芯片总线的检测方法，包括：响应于检测到延迟检测事件，获取芯片中总线节点的时钟信息；控制所述芯片的主设备和从设备之间进行所述总线节点的多个信号的传输，其中，每个所述信号包括标签；根据所述时钟信息，确定所述多个信号的传输开始时间，以及所述多个信号的传输结束时间；根据所述标签、所述多个信号的传输开始时间和所述多个信号的传输结束时间，确定每个所述信号对应的目标传输开始时间和目标传输结束时间；根据所述目标传输开始时间和所述目标传输结束时间，确定所述总线节点的延迟值。

根据本申请实施例的芯片总线的检测方法，首先响应于检测到延迟检测事件，获取芯片中总线节点的时钟信息，而后控制芯片的主设备和从设备之间进行总线节点的多个信号的传输，其中，每个信号包括标签，并根据时钟信息，确定多个信号的传输开始时间，以及多个信号的传输结束时间，而后根据标签、多个信号的传输开始时间和多个信号的传输结束时间，确定每个信号对应的目标传输开始时间和目标传输结束时间，最后根据目标传输开始时间和目标传输结束时间，确定总线节点的延迟值。由此，能够检测出芯片总线节点的延迟值，从而验证芯片总线的传输性能。

另外，根据本申请上述实施例的芯片总线的检测方法还可以具有如下附加的技术特征：

在本申请的一个实施例中，所述标签为地址通道ID，所述主设备包括总线协议AXI主设备，所述从设备包括总线协议AXI从设备，所述信号为AXI传输信号。

在本申请的一个实施例中，所述根据所述时钟信息，确定所述多个信号的传输开始时间，以及所述多个信号的传输结束时间，包括：针对每个所述信号，当所述信号传输开始时，根据所述时钟信息确定所述总线节点的时钟信号的上升沿对应的第一时刻，并将所述第一时刻作为所述信号对应的传输开始时间；针对每个所述信号，当所述信号传输结束时，根据所述时钟信息确定所述总线节点的时钟信号的上升沿对应的第二时刻，并将所述第二时刻作为所述信号对应的传输结束时间。

在本申请的一个实施例中，所述根据所述标签、所述多个信号的传输开始时间和所述多个信号的传输结束时间，确定每个所述信号对应的目标传输开始时间和目标传输结束时间，包括：以所述标签为索引，从所述多个信号的传输开始时间和所述多个信号的传输结束时间之中进行查询，以确定每个所述信号对应的目标传输开始时间和目标传输结束时间。