[发明专利]基于3D-IC的存储架构

权利要求书

1.一种基于3D-IC的存储架构，其特征在于，包括：

逻辑芯片，所述逻辑芯片设置有第一凹槽；

一致性链路接口，所述一致性链路接口设置于所述第一凹槽中；

存储阵列，位于所述逻辑芯片的一侧；

键合区域，位于所述逻辑芯片以及所述存储阵列之间，所述键合区域用于连接所述逻辑芯片以及所述存储阵列；

其中，所述一致性链路接口用于与终端通信，使得所述终端以缓存一致性的方式访问所述存储阵列。

2.根据权利要求1所述的存储架构，其特征在于，所述存储架构还包括：

内存控制器，所述内存控制器设置于所述逻辑芯片中，所述一致性链路接口用于接收所述终端发送的数据，对所述数据进行一致性处理并将一致性处理后的所述数据传输至所述逻辑芯片，所述内存控制器用于控制所述逻辑芯片对所述一致性处理后的所述数据进行逻辑处理，得到处理后数据，并将所述处理后数据存储至所述存储阵列的对应位置。

3.根据权利要求1所述的存储架构，其特征在于，所述存储架构还包括：

内存控制器，所述内存控制器设置于所述存储阵列中，所述一致性链路接口用于接收所述终端发送的数据，对所述数据进行一致性处理并将一致性处理后的所述数据传输至所述逻辑芯片，所述逻辑芯片对一致性处理后的所述数据进行逻辑处理，得到处理后数据，并将所述处理后数据传输至所述内存控制器，所述内存控制器将所述处理后数据存储至所述存储阵列的对应位置。

4.根据权利要求2或3所述的存储架构，其特征在于，所述逻辑芯片还设置有第二凹槽，所述存储架构还包括：

路由接口，所述路由接口设置于所述第二凹槽中，所述路由接口、所述逻辑芯片、所述一致性链路接口共面设置，且所述路由接口位于所述逻辑芯片与所述一致性链路接口之间，所述路由接口用于连接所述逻辑芯片与所述一致性链路接口，一致性处理后的所述数据通过所述路由接口传输至所述逻辑芯片。

5.根据权利要求4所述的存储架构，其特征在于，所述第一凹槽位于所述逻辑芯片中间，且沿第一方向贯穿所述逻辑芯片，以将所述逻辑芯片分成间隔的两个逻辑子芯片，所述第一方向垂直于所述逻辑芯片与所述存储阵列的排列方向。

6.根据权利要求4所述的存储架构，其特征在于，所述逻辑芯片包括9个等分的区域，所述第一凹槽设置在所述逻辑芯片的位于中心的所述区域中，所述逻辑芯片由8个逻辑子芯片构成，所述逻辑子芯片一一对应地位于其他的所述区域中。

7.根据权利要求6所述的存储架构，其特征在于，所述路由接口用于连接所述逻辑子芯片与所述一致性链路接口，一致性处理后的所述数据通过所述路由接口传输至所述逻辑子芯片，所述路由接口还用于连接需要进行数据传输的多个所述逻辑子芯片。

8.根据权利要求6所述的存储架构，其特征在于，所述逻辑芯片为FPGA或EFPGA，所述路由接口集成于所述FPGA或所述EFPGA的片上网络中。

9.根据权利要求1所述的存储架构，其特征在于，所述一致性链路接口为高速串行一致性链路接口。

10.根据权利要求1所述的存储架构，其特征在于，所述存储阵列为DRAM。