[发明专利]FPGA电路TILE层级连接检查方法、装置、电子设备及存储介质

权利要求书

1.一种FPGA电路TILE层级连接检查方法，其特征在于，包括如下步骤：

获取TILE层级TILE BMA模型中各功能模块及CRAM单元之间的连接关系，根据该连接关系，生成第一连接检查断言文件；

获取TILE层级TILE NETLIST网表中各功能模块及CRAM单元之间的连接关系，根据该连接关系，生成第二连接检查断言文件；

利用所述第一连接检查断言文件先后检查所述TILE BMA模型与所述TILE NETLIST网表的连接是否正确，利用所述第二连接检查断言文件先后检查所述TILE NETLIST网表与所述TILE BMA模型的是否正确。

2.根据权利要求1所述的FPGA电路TILE层级连接检查方法，其特征在于，所述获取TILE层级TILE BMA模型中各功能模块及CRAM单元之间的连接关系，包括：

获取TILE层级TILE BMA模型中各功能模块及CRAM单元的端口连接的线名，根据所述端口连接线名获取各功能模块及CRAM单元之间的连接关系。

3.根据权利要求1所述的FPGA电路TILE层级连接检查方法，其特征在于，根据所述端口连接线名获取各功能模块及CRAM单元之间的连接关系，包括：

若两个功能模块的的端口连接线名一致，则该两个功能模块相连接，以此获取各功能模块及CRAM单元之间的连接关系。

4.根据权利要求3所述的FPGA电路TILE层级连接检查方法，其特征在于，根据所述端口连接线名获取各功能模块及CRAM单元之间的连接关系，还包括：

若一个功能模块与一个CRAM单元的端口连接线名一致，则该功能模块与该CRAM单元连接，以此获取各功能模块及CRAM单元之间的连接关系。

5.根据权利要求1所述的FPGA电路TILE层级连接检查方法，其特征在于，在利用所述第一连接检查断言文件先后检查所述TILE BMA模型与所述TILE NETLIST网表的连接是否正确之前，还包括，若所述TILE BMA模型与所述TILE NETLIST网表中相同功能模块或者相同CRAM单元的例化名不一致，则使所述TILE BMA模型与所述TILE NETLIST网表中相同功能模块或者相同CRAM单元的例化名一致。

6.根据权利要求5所述的FPGA电路TILE层级连接检查方法，其特征在于，使所述TILEBMA模型与所述TILE NETLIST网表中相同功能模块或者相同CRAM单元的例化名一致，包括：

分别从所述TILE BMA模型、TILE NETLIST网表中提取模块名及其实例化名，将所述TILE NETLIST网表中与所述TILE BMA模型相同的模块名，对应的实例化名修改为与TILEBMA模型中该模块名的实例化名一致。

7.根据权利要求5所述的FPGA电路TILE层级连接检查方法，其特征在于，使所述TILEBMA模型与所述TILE NETLIST网表中相同功能模块或者相同CRAM单元的例化名一致，包括：

分别从所述TILE BMA模型、TILE NETLIST网表中提取模块名及其实例化名，将所述TILE BMA模型中与所述TILE NETLIST网表相同的模块名，对应的实例化名修改为与TILENETLIST网表中该模块名的实例化名一致。