[发明专利]解决自校准工艺曝光蚀刻局部负载的方法在审
| 申请号: | 202210189486.2 | 申请日: | 2022-02-28 |
| 公开(公告)号: | CN114695100A | 公开(公告)日: | 2022-07-01 |
| 发明(设计)人: | 许亮;李孝慈;陈宏璘;龙吟;王恺 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
| 主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/336 |
| 代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 刘昌荣 |
| 地址: | 201203*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 解决 校准 工艺 曝光 蚀刻 局部 负载 方法 | ||
本发明提供一种解决自校准工艺曝光蚀刻局部负载的方法,提供衬底,衬底上形成有叠层,叠层上形成有侧墙;形成覆盖侧墙的第一掩膜层,之后回刻第一掩膜层至第一高度,使得侧墙的上端裸露;在裸露的侧墙表面形成第二掩膜层;去除第一掩膜层,之后刻蚀侧墙的下端,使得侧墙形成为矩形轮廓。本发明将类似侧墙轮廓由倾斜变为竖直;由于无定形硅内核和外层空间区域的轮廓均匀,可以减少等离子负载,并且在鳍片或多晶硅蚀刻过程中更容易清洗聚合物,可以解决桥接和块刻蚀缺陷。
技术领域
本发明涉及半导体技术领域,特别是涉及一种解决自校准工艺曝光蚀刻局部负载的方法。
背景技术
随着FINFET(鳍式场效应管)技术的缩小,需要通过SADP(自校准双重)或SAQP(自校准四重)工艺生成鳍或栅极。
SADP或SAQP图案转移基于间隔剖面,包括鳍生成和多晶生成。
因为无定形硅的侧墙由蚀刻工艺控制,因此侧墙(core)的形貌就像帆船,等离子体很难覆盖内核和外层空间,蚀刻负载将在蚀刻过程中引起块蚀刻或桥接缺陷。
为此,需要一种解决自校准工艺曝光蚀刻局部负载的方法。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种解决自校准工艺曝光蚀刻局部负载的方法,用于解决现有技术中侧墙的形貌就像帆船,因为无定形硅核心RM和间隔开式蚀刻工艺控制。然后,等离子体很难覆盖内核和外层空间,蚀刻负载将在蚀刻过程中引起块蚀刻或桥接缺陷的问题。
为实现上述目的及其他相关目的,本发明提供一种解决自校准工艺曝光蚀刻局部负载的方法包括:
步骤一、提供衬底,所述衬底上形成有叠层,所述叠层上表面上形成有倾斜的侧墙;
步骤二、形成覆盖所述侧墙的第一掩膜层,之后回刻所述第一掩膜层至第一高度,使得所述侧墙的上端裸露;
步骤三、在裸露的所述侧墙表面形成第二掩膜层;
步骤四、去除所述第一掩膜层,将所述侧墙的下端露出,之后刻蚀所述侧墙的所述下端,使得所述侧墙上下端形成为竖直结构轮廓。
优选地,步骤一中的所述叠层由自下而上堆叠的第一氧化层、第二氮化硅层和第三氧化层组成。
优选地,步骤一中的所述衬底为硅衬底。
优选地,步骤一中所述侧墙的材料为氮化硅。
优选地,步骤二中的所述第一掩膜层的材料为旋涂式碳掩膜。
优选地,步骤二中的所述第一掩膜层的厚度为1500埃至2000埃。
优选地,步骤二中的所述第一高度为400埃至600埃。
优选地,步骤三中将裸露的所述侧墙进行氧化以形成所述第二掩膜层。
优选地,步骤三中所述第二掩膜层的厚度为30埃。
优选地,步骤四中采用湿法清洗去除所述第一掩膜层。
优选地,步骤四中所述刻蚀的方法为干法刻蚀。
如上所述,本发明的解决自校准工艺曝光蚀刻局部负载的方法,具有以下有益效果:
本发明将类似侧墙轮廓由倾斜变为竖直;由于无定形硅内核和外层空间区域的轮廓均匀,可以减少等离子负载,并且在鳍片或多晶硅蚀刻过程中更容易清洗聚合物,可以解决桥接和块刻蚀缺陷。
附图说明
图1显示为本发明的工艺流程示意图;
图2显示为本发明的衬底示意图;
图3显示为本发明的形成第一掩膜层示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210189486.2/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





