[发明专利]氮化镓高电子移导率晶体管的结构及其制程方法

说明书

本发明提出一种具有深蚀刻制程方式将常关型或常开型氮化镓高电子移导率晶体管的电极金属连接背金属的制程整合方法，可以将源极、闸极或汲极这三个电极，单一个或多个电极，连接到背金属的位置。方法为：将想要连接到背金属的电极，利用多一道深蚀刻的制程技术，利用金属接线到背金属。如此上层不需要再有电极打线区(PAD)位置，可以减少组件布局的面积，并利用背金属连接封装框架基岛，减少打线寄生效应。本发明提出的新结构是将常关型或常开型氮化镓高电子移导率晶体管的电极金属与背金属相连接的设计。此项制程整合的技术，不但可以降低布局的面积，也可以减少组件封装上的寄生效应，更可以让组件在封装打在线更为简略。

技术领域

本发明涉及氮化镓晶体管制程有关的技术领域，特别是一种氮化镓高电子移导率晶体管的结构及其制程方法。

背景技术

常关型或常开型氮化镓(GaN)高电子移导率晶体管(HEMT)有三个电极：源极、汲极和栅极。由于目前元件操作方式是利用二维电子云(2DEG)当通道，晶体管是平面式的结构。

在一般的氮化镓高电子移导率晶体管(GaN HEMTs)的布局中，若没有使用厚保护层让打线区(PAD)在厚保护层上面的布局方式，也就是无器件布局在PAD之下的布局方式，会如图1所示，习知的氮化镓高电子移导率晶体管(GaN HEMTs)的布局100中，黑色细实线所围区域11是栅极布局，黑色粗实线所围区域13是源极布局，黑色虚线所围区域15是汲极布局。栅极的宽度(Lg)可以利用布局调整，可以利用增加重复的交错方式，增加Lg。此布局方式，除了需要器件的主动区域之外，也需要封装的打线区域(PAD)。

习知的氮化镓高电子移导率晶体管(GaN HEMTs)的布局200中，若使用有器件布局在打线区域(PAD)17之下的布局方式(Circuitry Under Pad,CUP)，会如图2所示。布局虽然可以降低组件尺寸，但是会需要多一道金属拉线到最上层的保护层，PAD会镀金属在最上层的保护层之上。此种方式有两个缺点是：(a)需要额外一道的保护层制程和金属拉线。(b)CUP会有打线时将组件主动区域打裂或受损。

图3所显示的结构，是依照目前制作p型GaN栅极结构增强式高电子移导率晶体管(p-GaN gate HEMT)的技术所形成的结构，也是所称之常关式氮化镓高电子移导率晶体管。此方法主要是利用栅极金属(107a、107b)下方多一层p型GaN(101a、101b)，该技术主要通过P型GaN层(101a、101b)与n型GaN缓冲层(103a、103b)形成一个PN结，使沟道中的2-DEG耗尽，从而实现增强型AlGaN/GaN HFET。此制程方式与图1的布局是对应的。图3的结构中，组件符号如下：基板104a、104b；背金属电极113a、113b；n型GaN缓冲层103a、103b；AlGaN层102a、102b；p型GaN栅极层101a、101b；栅极金属107a、107b；保护层115a、115b；汲极金属105a、105b；源极金属106a、106b；汲极以及源极接触通孔108a、108b；栅极接触通孔109a、109b；汲极接触金属111a、111b；源极接触金属112a、112b；栅极接触金属110a、110b；晶圆切割方向114。器件的制程(process)完成后，会做背基板研磨和背金属制程。

在图4的结构中是将背基板「完全研磨掉或利用其他激光方式完全去除基板」之后，在做背金属制程的结构剖面图。在图3和图4最后都需要做晶圆的切割，在去做封装成品制作。图4的结构中，组件符号如下：背金属电极213a、213b；n型GaN层203a、203b；AlGaN层202a、202b；p型GaN栅极层101a、101b；n型GaN缓冲层203a、203b；保护层115a、115b；汲极金属205a、205b；源极金属206a、206b；栅极金属207a、207b；汲极以及源极接触通孔208a、208b；栅极接触通孔209a、209b；汲极接触金属211a、211b；源极接触金属212a、212b；栅极接触金属210a、210b；晶圆切割方向214。