[发明专利]轻量级智能计算紧耦合结构及其数据处理方法

权利要求书

1.一种轻量级智能计算紧耦合结构，其特征在于，包括：

内存，包括内核空间和用户空间，所述用户空间设有共享区；

主处理器，用于对输入数据进行预处理，以对所述输入数据进行格式转换；及

协处理器，用于对格式转换后的所述输入数据进行智能加速运算，所述协处理器、所述内存及所述主处理器挂载在同一总线上，所述协处理器与所述主处理器通过所述共享区进行所述输入数据的访问，所述输入数据依次通过所述总线、所述内核空间传输至所述共享区。

2.根据权利要求1所述的轻量级智能计算紧耦合结构，其特征在于，所述轻量级智能计算紧耦合结构还包括第一存储管理单元和第二存储管理单元，所述主处理器通过所述第一存储管理单元对所述内存进行访问，所述协处理器通过所述第二存储管理单元对所述内存进行访问。

3.根据权利要求1所述的轻量级智能计算紧耦合结构，其特征在于，所述协处理器包括：

指令队列单元，用于暂存智能计算指令；

智能计算指令译码单元，用于对所述智能计算指令进行译码以输出第一控制信息；

智能计算单元，用于根据所述第一控制信息进行智能加速运算；

参数寄存单元，用于存储固定参数以供所述智能计算单元调用；及

层次化存储结构，用于存储所述智能计算单元进行智能加速运算的数据。

4.根据权利要求3所述的轻量级智能计算紧耦合结构，其特征在于，所述智能计算单元包括：

核心计算单元，用于实现智能计算过程中的卷积层、全连接层和归一化层BN的计算；

激活计算单元，用于实现智能计算过程中的激活函数计算；及

池化计算单元，用于实现智能计算过程中的池化计算。

5.根据权利要求3所述的轻量级智能计算紧耦合结构，其特征在于，所述层次化存储结构包括：

全局数据缓冲单元，用于暂存从所述内存中获取的输入数据、权重数据以及即将存储到所述内存中的输出数据；及

数据寄存单元，用于将所述输入数据及所述权重数据分发到所述智能计算单元、存储所述智能加速运算中产生的输出数据及将所述输出数据按照组织形式收集到所述全局数据缓冲单元。

6.根据权利要求5所述的轻量级智能计算紧耦合结构，其特征在于，所述数据寄存单元包括：

输入数据向量寄存器，用于存储从所述全局数据缓冲单元读取的所述输入数据；

部分和向量寄存器，用于存储所述智能加速运算中产生的中间数据；

权重向量寄存器，用于存储从所述全局数据缓冲单元读取的所述权重数据；及

结果向量寄存器，用于存储从所述智能加速运算中输出的所述输出数据。

7.根据权利要求1所述的轻量级智能计算紧耦合结构，其特征在于，所述轻量级智能计算紧耦合结构还包括指令高速缓存和数据高速缓存；所述主处理器用于从所述指令高速缓存中进行指令读取、从所述数据高速缓存中进行数据读取，对所述指令进行译码，以及根据译码后的第二控制信息执行运算；所述主处理器包括通用寄存器，所述通用寄存器用于存储运算过程和译码过程中产生的数据。

8.根据权利要求7所述的轻量级智能计算紧耦合结构，其特征在于，所述主处理器用于对所述指令进行一级译码，以区分所述指令的类型，所述指令的类型包括普通指令和智能计算指令；

当所述指令的类型为所述普通指令的情况下，所述主处理器还用于对所述普通指令进行二级译码，并根据所述二级译码后的第二控制信息执行运算；

当所述指令的类型为所述智能计算指令的情况下，所述主处理器还用于将所述智能计算指令传输至所述协处理器的指令队列单元。

9.根据权利要求7所述的轻量级智能计算紧耦合结构，其特征在于，所述主处理器还用于执行智能计算程序的预处理程序中的指令，以对所述智能计算程序中的数据进行格式转换。