[发明专利]芯片验证系统、方法及存储介质

说明书

本公开提供了一种芯片验证系统、方法及存储介质，该系统包括：测试模块包含的至少一个第一组件，用于产生控制待验模块访问存储器的第一激励信号，将第一激励信号发送给待验模块；具有直接存储器访问DMA功能的待验模块，用于生成第一激励信号对应的访问请求；并将访问请求发送给测试模块包含的第二组件；测试模块包含的至少一个第二组件，用于在接收到访问请求后，将访问请求发送给存储模块；以及接收存储模块根据访问请求进行目标操作后返回的操作信息，并将操作信息发送给验证模块；验证模块，用于根据接收到的操作信息，对待验模块进行读写结果校验，得到读写校验结果。

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种芯片验证系统、方法及存储介质。

背景技术

随着芯片的集成度越来越高，多核、多级内存、多外设的片上系统(System onChip SoC，)的设计也变得越来越复杂。其中，直接存储器访问(Direct Memory Access，DMA)是SoC中经常使用的知识产权核(intellectual property core，IP)，DMA的主要功能是批量搬运大规模的数据，具有独立的读写数据通路。

一般的，在芯片研发过程中，需要有IP验证工程师在IP设计工程师设计IP核时，对设计的IP核进行功能验证。因此，对DMA进行验证变得越来越重要。

发明内容

有鉴于此，本公开至少提供一种芯片验证系统、方法及存储介质。

第一方面，本公开提供了一种芯片验证系统，包括：

测试模块包含的至少一个第一组件，用于产生控制待验模块访问存储器的第一激励信号，将所述第一激励信号发送给所述待验模块；

具有直接存储器访问DMA功能的待验模块，用于生成所述第一激励信号对应的访问请求；并将所述访问请求发送给所述测试模块包含的第二组件；

所述测试模块包含的至少一个第二组件，用于在接收到所述访问请求后，将所述访问请求发送给存储模块；以及接收所述存储模块根据所述访问请求进行目标操作后返回的操作信息，并将所述操作信息发送给所述验证模块；

验证模块，用于根据接收到的所述操作信息，对所述待验模块进行读写结果校验，得到读写校验结果。

上述实施方式中，通过设置测试模块，该测试模块中包括用于模拟待验模块对应的上游设备的第一组件和模拟待验模块对应的下游设备的第二组件，通过第一组件生成第一激励信号，该第一激励信号可以用于控制待验模块访问存储模块，再待验模块通过第二组件与存储模块进行交互，使得测试模块能够获取待验模块访问存储模块后的操作信息，进而将该操作信息发送给验证模块，验证模块能够基于操作信息对待验模块进行读写结果校验，得到读写校验结果，实现了对具有DMA功能的待验模块的校验。

一种可能的实施方式中，所述系统还包括：至少一个接口模块；

所述第一组件，用于通过所述接口模块将所述第一激励信号发送给所述待验模块；

所述待验模块，用于通过所述接口模块将所述访问请求发送给所述第二组件。

一种可能的实施方式中，第一组件包括第一激励单元、第一监测单元和第一驱动单元；每个第一组件对应一个接口模块；

所述第一激励单元，用于产生第一激励信号，并将所述第一激励信号发送给所述第一驱动单元；

所述第一驱动单元，用于将所述第一激励信号通过所述第一组件对应的接口模块发送给所述待验模块；

所述待验模块，还用于生成所述第一激励信号对应的第一反馈信号；并将所述第一反馈信号通过所述第一组件对应的接口模块发送给所述第一监测单元；

所述第一监测单元，用于接收所述第一反馈信号；并基于所述第一激励信号和所述第一反馈信号进行协议校验，得到协议校验结果。