[发明专利]SONOS器件的制造方法和SONOS器件

说明书

本发明提供一种SONOS器件的制造方法和SONOS器件，提供衬底，衬底上形成有依次彼此相邻的cell区、第一至第三器件区；在衬底上形成第二栅氧化层，第二栅氧化层包括由下而上堆叠的底部氧化层、氮化层和顶部氧化层；刻蚀去除cell区的第二栅氧化层，在衬底上淀积覆盖cell区和第二栅氧化层的第四栅氧化层；刻蚀去除第一器件区的第二栅氧化层和第四栅氧化层，之后形成覆盖第一器件区的第一栅氧化层；刻蚀去除第二器件区和第三器件区的顶部氧化层和氮化层；刻蚀去除第三器件区上的底部氧化层，之后在第三器件区上形成第三栅氧化层。本发明的SONOS器件中，在每个器件区的表面分别形成有不同的栅氧化层，实现了不同器件栅氧化层的共存，提升了器件的速度和可靠性。

技术领域

本发明涉及半导体技术领域，特别是涉及一种SONOS器件的制造方法和SONOS器件。

背景技术

嵌入式闪存(embedded flash,E-Flash)是把闪存嵌入到CMOS(ComplementaryMetal-Oxide-Semiconductor Transistor)上，形成SOC(System on a Chip)。嵌入式SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)闪存是基于现有逻辑平台将SONOS flash嵌入到逻辑平台。SONOS器件包含选择管(SG)和存储管(CG)，即SG区和Cell(单元)区。

现有CMOS中，使用的核心器件的阈值电压为1.1V，而IO(输入输出)器件的阈值电压为2.5V和3.3V两种，且无法并存。而现有SONOS中，使用2.5V作为选择管(SG)和IO器件的工作电压。但在实际应用中，为了提高运算速度，会使用更低的工作电压，如1.8V，而为了提高可靠性，会使用更高的工作电压，如3.3V。所以会在2.5V的SG上使用非2.5V的工作电压，进而导致器件的寿命衰减。不同器件栅氧化层的无法共存实际上是制约了器件速度和可靠性的共存。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SONOS器件的制造方法和SONOS器件，用于解决现有技术中不同器件栅氧化层的无法共存，制约了器件速度和可靠性的问题。

为实现上述目的及其他相关目的，本发明提供一种SONOS器件的制造方法包括：

步骤一、提供衬底，所述衬底上形成有依次彼此相邻的cell区、第一器件区、第二器件区和第三器件区；

步骤二、在所述衬底上形成覆盖所述cell区、所述第一至第三器件区的第二栅氧化层，所述第二栅氧化层包括由下而上堆叠的底部氧化层、氮化层和顶部氧化层；

步骤三、刻蚀去除所述cell区上方的所述第二栅氧化层，之后在所述衬底上淀积覆盖所述cell区和所述第二栅氧化层的第四栅氧化层；

步骤四、刻蚀去除所述第一器件区上方的所述第二栅氧化层和所述第四栅氧化层，之后形成覆盖所述第一器件区的第一栅氧化层；

步骤五、刻蚀去除所述第二器件区和所述第三器件区的顶部氧化层和氮化层；

步骤六、刻蚀去除所述第三器件区上的所述底部氧化层，之后在所述第三器件区上形成第三栅氧化层。

优选地，步骤一中的所述第一器件区的器件的阈值电压为3.3V。

优选地，步骤一中的所述第二器件区的器件的阈值电压为2.5V。

优选地，步骤一中的所述第三器件区器件的阈值电压为1.1V。

优选地，步骤一中所述第一至第三器件区包含闪存器件或逻辑器件。

优选地，步骤三至步骤六中的所述刻蚀为干法刻蚀。

优选地，步骤三至步骤六中的所述刻蚀为湿法刻蚀。