[发明专利]一种Turbo和LDPC码速率匹配和交织器共享存储设计方法

说明书

本发明提供了一种Turbo和LDPC码速率匹配和交织器的共享存储设计方法：步骤1、输入数据流，并判断其交织类型；步骤2、对于步骤1中输入的数据进行预计算，同时确定交织器容量大小；步骤3、将数据流输入数据置换网络中，并进行相应的行列变换或者移位处理，利用地址生成单元根据地址映射公式生成写地址；根据使能信号和控制信号生成读地址；步骤4、将步骤3处理后数据根据写地址写入数据存储器中；步骤5、从数据存储器中根据读地址输出数据。利用本发明方法能够将两种编码的交织器功能集中在单一的体系结构中共享实现。不同标准的切换为基带处理器提供了新的选择，在一定程度上提高了整个系统的灵活性，解决了传统方法中多个传输标准分别实现多个交织器，造成硅成本极剧增加的问题。

技术领域

本发明涉及通信和信息处理领域，具体说，涉及一种Turbo和LDPC码速率匹配和交织器的共享存储设计方法。

背景技术

在无线传输过程中，通信链路由于信道特性的制约以及噪声等引起的传输错误，编码产生的码流会有成片的错误比特，导致接收端接收的数据无法通过纠错手段恢复出信源信号。为了尽可能降低连续错误带来的解码问题，在实际应用中通常将差错控制技术和交织器结合使用。首先，利用差错控制编码将包含数据比特的信息块转换为更长的编码块，用于信道传输。随后，交织器将编码块的比特顺序打乱输出。差错控制用于消除随机差错，而交织器用于打散编码后的比特序列。这样可以消除相邻比特的联系，将成块的错误比特分散，以最小化传输过程中突发噪声等因素带来的影响。

为了提高传输的可靠性，交织器在通信链路中必不可少。事实上交织器的实现消耗大量硅。对于多个标准分别实现多个交织器，会极大地造成硅成本的增加。因此设计一套可共享的硬件模块，将不同标准的交织结构融合，减少门电路，实现标准间切换，具有重要的意义。

对于块交织来说，传统的解决方案是使用两个RAM存储器,一个顺序存储，另一个使用不同的寻址方案进行读取。在已有的交织算法中，已经实现了不同标准下的码内交织、信道交织。此外,某些存在的解决方案也融合了不同类别的交织器在一个模块中，在必要情况下引入了并行处理单元。然而,在该领域的研究中,还没有一个可用于4G和5G下行信道通信链路，同时实现这两种标准的硬件共享交织模块。在考虑4G和5G共享存储交织模块实现时，交织算法的不同，行列地址的生成以及时钟的延迟等带来了巨大的挑战。

发明内容

本发明的目的是一种Turbo和LDPC码速率匹配和交织器的共享存储设计方法，对Turbo码任意码长情况下提出寻址公式，对LDPC码在不同调制阶数下提出相应交织算法，做出与之对应的地址变换。同时本发明方法设计的地址生成单元和存储模块使编码后的Turbo码和速率匹配后的LDPC码使用相同硬件分别实现交织功能，解决了传统方法中多个传输标准分别实现多个交织器，造成硅成本极剧增加的问题。

1.本发明的技术方案提供了一种Turbo和LDPC码速率匹配和交织器的共享存储设计方法，包括以下步骤：

步骤1、输入数据流，并判断其交织类型；

步骤2、对于步骤1中输入的数据进行预计算，同时确定交织器容量大小；

步骤3、将数据流输入数据置换网络中，并进行相应的行列置换或者移位处理，然后利用地址生成单元根据地址映射公式产生写地址，根据控制信号和使能信号生成读地址；

步骤4、将步骤3处理后数据根据写地址写入数据存储器中；

步骤5、从数据存储器中根据读地址输出数据。

2.进一步地，所述步骤2中对数据的预计算包括：若是Turbo码，则确定其填充比特数ND与块交织器行数RTC；若是LDPC码，则在速率匹配后输出比特流E并确定其调制阶数Qm。