[发明专利]一种跨时钟域信号同步电路

权利要求书

1.一种跨时钟域信号同步电路，其特征在于，所述跨时钟域信号同步电路具体包括：

高电平脉冲同步模块，与脉冲检测模块连接，用于输出从第一时钟域同步转换至第二时钟域的单脉冲高电平同步信号；

低电平脉冲同步模块，与脉冲检测模块连接，用于输出从第一时钟域同步转换至第二时钟域的单脉冲低电平同步信号；

脉冲检测模块，分别与高电平脉冲同步模块和低电平脉冲同步模块连接，用于输出从第一时钟域同步转换第二时钟域的连续脉冲信号；

其中，所述高电平脉冲同步模块的输出端与所述脉冲检测模块的第一输入端连接，所述低电平脉冲同步模块的输出端与所述脉冲检测模块的第二输入端连接。

2.根据权利要求1所述的跨时钟域信号同步电路，其特征在于，所述高电平脉冲同步模块具体包括：单脉冲高电平信号同步模块，用于基于外部输入的同步信号输出从第一时钟域同步转换至第二时钟域的单脉冲高电平同步信号；

单脉冲高电平信号补偿模块，用于输出对异常单脉冲高电平同步信号补偿修正的第一补偿修正信号；

第一与门，用于对单脉冲高电平同步信号结合第一补偿修正信号进行与逻辑选择，输出正常的从第一时钟域同步转换至第二时钟域的单脉冲高电平同步信号；

其中，所述单脉冲高电平信号同步模块的输出端与所述第一与门的第一输入端连接，所述单脉冲高电平信号补偿模块的输出端与所述第一与门的第二输入端连接，所述第一与门的输出端作为所述高电平脉冲同步模块的输出端与所述脉冲检测模块连接。

3.根据权利要求2所述的跨时钟域信号同步电路，其特征在于，所述单脉冲高电平信号同步模块具体包括：第二与门、第三与门、第一寄存器、第二寄存器、第三寄存器、第一反相器和第二反相器；其中，所述第一反相器的输入端作为所述单脉冲高电平信号同步模块的输入端，用于接收外部输入的第一时钟域的同步信号；所述第一反相器的输出端与所述第二与门的第一输入端连接，所述第二与门的输出端与所述第一寄存器的复位信号输入端连接，所述第一寄存器的输出端与所述第二寄存器的第一输入端连接，所述第二寄存器的输出端与所述第三寄存器的第一输入端连接，所述第二寄存器的输出端还与所述第三与门的第二输入端连接，所述第三寄存器的输出端与第二反相器的输入端连接，所述第二反相器的输出端作为所述单脉冲高电平信号同步模块的输出端与所述第一与门的第一输入端连接。

4.根据权利要求2所述的跨时钟域信号同步电路，其特征在于，所述单脉冲高电平信号补偿模块具体包括：第四寄存器、第五寄存器、第六寄存器、第三反相器、第四与门和第四反相器；其中，所述第四寄存器的输出端与所述第五寄存器的第一输入端连接，所述第五寄存器的输出端与所述第六寄存器的第一输入端连接，所述第六寄存器人的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述第四与门的第一输入端连接，所述第四与门的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端作为所述单脉冲高电平信号补偿模块的输出端与所述第一与门的第二输入端连接。

5.根据权利要求1所述的跨时钟域信号同步电路，其特征在于，所述低电平脉冲同步模块具体包括：

单脉冲低电平信号同步模块，用于基于外部输入的同步信号输出从第一时钟域同步转换至第二时钟域的单脉冲低电平同步信号；

单脉冲低电平信号补偿模块，用于输出对异常单脉冲低电平信号补偿修正的第二补偿修正信号；

第五与门，分别与单脉冲低电平信号同步模块和单脉冲低电平信号补偿模块连接，用于结合单脉冲低电平同步信号和第二补偿修正信号进行与逻辑选择，并输出与逻辑选择后的第二时钟域的单脉冲低电平同步信号；

第五反相器，用于将第五与门进行与逻辑选择后输出的第二时钟域的单脉冲低电平同步信号进行反相处理，输出正常的第二时钟域的单脉冲低电平同步信号；

其中，所述单脉冲低电平信号同步模块的输出端与所述第五与门的第一输入端连接，所述单脉冲低电平信号补偿模块的输出端与所述第五与门的第二输入端连接，所述第五与门的输出端与所述第五反相器的输入端连接，所述第五反相器的输出端作为所述低电平脉冲同步模块的输出端与所述脉冲检测模块连接。