[发明专利]一种跨时钟域信号同步电路

说明书

本发明公开一种跨时钟域信号同步电路，该电路具体包括：高电平脉冲同步模块，用于输出从第一时钟域同步转换至第二时钟域的单脉冲高电平同步信号；低电平脉冲同步模块，用于输出从第一时钟域同步转换至第二时钟域的单脉冲低电平同步信号；脉冲检测模块，用于输出从第一时钟域同步转换第二时钟域的连续脉冲信号；其中，所述高电平脉冲同步模块的输出端与所述脉冲检测模块的第一输入端连接，所述低电平脉冲同步模块的输出端与所述脉冲检测模块的第二输入端连接。本发明实现信号从第一时钟域传递至第二时钟域，既能够满足信号从快时钟域传递至慢时钟域，又能够满足信号从慢时钟域传递至快时钟域，经过脉冲检测模块的处理，实现连续的跨时钟域同步信号的输出。

技术领域

本发明涉及电路设计技术领域，具体涉及一种跨时钟域信号同步电路。

背景技术

在芯片设计过程中，同时存在多个时钟域信号的情况是不可规避的。在存在多个时钟域信号的情况下，需要考虑信号在不同时钟域之间的传递。目前现有技术中对信号进行跨时钟域传递的处理方法主要是采用寄存器打拍的方式实现慢时钟域信号传递到快时钟域信号。这种处理方法存在不能够既实现快时钟域信号同步传递至慢时钟域信号，又实现慢时钟域信号同步传递至快时钟域信号的问题。

发明内容

为解决上述问题，本发明提供了一种跨时钟域信号同步电路，实现信号既能够从快时钟域传递至慢时钟域的同时也能够从慢时钟域传递至快时钟域，且实现信号的多个时钟周期连续跨时钟域同步传递。本发明的具体技术方案如下：

一种跨时钟域信号同步电路，具体包括：高电平脉冲同步模块，与脉冲检测模块连接，用于输出从第一时钟域同步转换至第二时钟域的单脉冲高电平同步信号；低电平脉冲同步模块，与脉冲检测模块连接，用于输出从第一时钟域同步转换至第二时钟域的单脉冲低电平同步信号；脉冲检测模块，分别与高电平脉冲同步模块和低电平脉冲同步模块连接，用于输出从第一时钟域同步转换第二时钟域的连续脉冲信号；其中，所述高电平脉冲同步模块的输出端与所述脉冲检测模块的第一输入端连接，所述低电平脉冲同步模块的输出端与所述脉冲检测模块的第二输入端连接。

进一步地，所述高电平脉冲同步模块具体包括：单脉冲高电平信号同步模块，用于基于外部输入的同步信号输出从第一时钟域同步转换至第二时钟域的单脉冲高电平同步信号；单脉冲高电平信号补偿模块，用于输出对异常单脉冲高电平同步信号补偿修正的第一补偿修正信号；第一与门，用于对单脉冲高电平同步信号结合第一补偿修正信号进行与逻辑选择，输出正常的从第一时钟域同步转换至第二时钟域的单脉冲高电平同步信号；其中，所述单脉冲高电平信号同步模块的输出端与所述第一与门的第一输入端连接，所述单脉冲高电平信号补偿模块的输出端与所述第一与门的第二输入端连接，所述第一与门的输出端作为所述高电平脉冲同步模块的输出端与所述脉冲检测模块连接。

进一步地，所述单脉冲高电平信号同步模块具体包括：第二与门、第三与门、第一寄存器、第二寄存器、第三寄存器、第一反相器和第二反相器；其中，所述第一反相器的输入端作为所述单脉冲高电平信号同步模块的输入端，用于接收外部输入的第一时钟域的同步信号；所述第一反相器的输出端与所述第二与门的第一输入端连接，所述第二与门的输出端与所述第一寄存器的复位信号输入端连接，所述第一寄存器的输出端与所述第二寄存器的第一输入端连接，所述第二寄存器的输出端与所述第三寄存器的第一输入端连接，所述第二寄存器的输出端还与所述第三与门的第二输入端连接，所述第三寄存器的输出端与第二反相器的输入端连接，所述第二反相器的输出端作为所述单脉冲高电平信号同步模块的输出端与所述第一与门的第一输入端连接。

进一步地，所述单脉冲高电平信号补偿模块具体包括：第四寄存器、第五寄存器、第六寄存器、第三反相器、第四与门和第四反相器；其中，所述第四寄存器的输出端与所述第五寄存器的第一输入端连接，所述第五寄存器的输出端与所述第六寄存器的第一输入端连接，所述第六寄存器人的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述第四与门的第一输入端连接，所述第四与门的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端作为所述单脉冲高电平信号补偿模块的输出端与所述第一与门的第二输入端连接。