[发明专利]一种延时降压保持电路

说明书

本发明涉及电路技术领域，特别地涉及一种延时降压保持电路。本发明公开了一种延时降压保持电路，包括电源输入电路、延时启动控制电路、PWM信号产生电路和开关电路，电源输入电路接负载回路，开关电路串接在负载回路中，延时启动控制电路和PWM信号产生电路由电源输入电路进行供电；在电源输入电路有电源输入时，延时启动控制电路工作，在预设的时延后，控制PWM信号产生电路工作而输出PWM信号给开关电路的控制端，开关电路被配置为当电源输入电路有电源输入且PWM信号产生电路没有PWM信号输出时，处于持续导通状态。本发明实现了在初始一段时间内保持大电压，随后降压保持，电压降低后电流减小，降低了负载回路的功耗；且结构简单，体积小，成本低。

技术领域

本发明属于电路技术领域，具体地涉及一种延时降压保持电路。

背景技术

在一些应用场景中，经常需要进行延时降压保持的控制，即在初始一段时间内保持大电压，随后进行降压并保持。例如继电器线圈在吸合瞬间及吸合过程中需要较大电压或者电流，但吸合后所需的保持电流则不需要很大，若是采用固定电压供电，为了能够实现吸合，固定电压比较高，而通常继电器线圈阻值是不变的，吸合后，继电器线圈将一直维持着大电流，导致继电器发热严重，影响可靠性；功率大浪费能源。因此，现在很多继电器线圈都是采用延时降压保持电路来进行驱动的，较好地解决了上述存在的技术问题。

现有的继电器线圈降压保持电路通常有两种方案，一是采用纯硬件逻辑控制继电器线圈降压保持，该技术方案通常采用两路不同的电源，结构复杂，线路板体积较大，成本相对也较高；二是采用单片机控制继电器线圈降压保持，该技术方案需要增加软件研发成本，且单片机成本较高。

发明内容

本发明的目的在于提供一种结构简单，体积小，成本低的延时降压保持电路用以解决上述存在的技术问题。

为实现上述目的，本发明采用的技术方案为：一种延时降压保持电路，包括电源输入电路、延时启动控制电路、PWM信号产生电路和开关电路，电源输入电路接负载回路，开关电路串接在负载回路中，延时启动控制电路和PWM信号产生电路由电源输入电路进行供电；在电源输入电路有电源输入时，延时启动控制电路工作，在预设的时延后，控制PWM信号产生电路工作而输出PWM信号给开关电路的控制端，开关电路被配置为当电源输入电路有电源输入且PWM信号产生电路没有PWM信号输出时，处于持续导通状态。

进一步的，所述延时启动控制电路包括充电延时电路和启动控制电路，电源输入电路通过充电延时电路接启动控制电路的控制端，启动控制电路的输出端接PWM信号产生电路的启动控制端。

更进一步的，所述充电延时电路包括电阻R5、充电电容C4和稳压二极管DZ1，电阻R5的第一端接电源输入电路，电阻R5的第二端串联充电电容C4接地，稳压二极管DZ1的负端接电阻R5和充电电容C4之间的节点，稳压二极管DZ1的正端接启动控制电路的控制端。

更进一步的，所述充电延时电路还包括二极管D3，二极管D3的正端接电阻R5和充电电容C4之间的节点，二极管D3的负端接电源输入电路。

进一步的，所述启动控制电路采用三极管来实现。

更进一步的，所述启动控制电路包括电阻R3、电阻R4、NPN三极管Q2和NPN三极管Q3，NPN三极管Q2的基极接稳压二极管DZ1的正端，NPN三极管Q2的集电极串联电阻R3接电源输入电路，NPN三极管Q2的发射极接地，NPN三极管Q3的集电极串联电阻R4接电源输入电路，NPN三极管Q3的基极接NPN三极管Q2的集电极，NPN三极管Q3的发射极接地，NPN三极管Q3的集电极接PWM信号产生电路的启动控制端。

进一步的，所述PWM信号产生电路采用555定时芯片U1来实现。

进一步的，所述开关电路采用三极管和MOS管来实现。