[发明专利]一种基于极性加固技术的12T抗辐照SRAM存储单元

权利要求书

1.一种基于极性加固技术的12T抗辐照SRAM存储单元，其特征在于，包括4个NMOS晶体管和8个PMOS晶体管，这4个NMOS晶体管分别定义为N1、N2、N3、N4；这8个PMOS晶体管分别定义为P1、P2、P3、P4、P5、P6、P7、P8；

内部存储节点I2和内部存储节点I3由PMOS晶体管P2和PMOS晶体管P3交叉耦合，外部存储节点I1和外部存储节点I4由NMOS晶体管N1和NMOS晶体管N2交叉耦合；PMOS晶体管P1和PMOS晶体管P4作为上拉管，NMOS晶体管N1和NMOS晶体管N2作为下拉管；PMOS晶体管P1和PMOS晶体管P4对内部存储节点I2和内部存储节点I3进行加固，内部存储节点I2和内部存储节点I3全部由PMOS晶体管包围，这构成了极性加固结构；内部存储节点I2通过PMOS晶体管P7连接到第二位线BLB，内部存储节点I3通过PMOS晶体管P8连接到第一位线BL，外部存储节点I1通过NMOS晶体管N3连接到第一位线BL，外部存储节点I4通过NMOS晶体管N4连接到第二位线BLB，NMOS晶体管N3和NMOS晶体管N4由第一字线WL控制，PMOS晶体管P7和PMOS晶体管P8由第二字线WWL控制。

2.根据权利要求1所述的基于极性加固技术的12T抗辐照SRAM存储单元，其特征在于，PMOS晶体管P2的漏极与PMOS晶体管P3的栅极、PMOS晶体管P5的源极电连接于内部存储节点I2，PMOS晶体管P5的漏极接地，PMOS晶体管P3的漏极与PMOS晶体管P2的栅极、PMOS晶体管P6的源极电连接于内部存储节点I3，PMOS晶体管P6的漏极接地；NMOS晶体管N1的漏极与NMOS晶体管N2的栅极、PMOS晶体管P6的栅极电连接于外部存储节点I1，NMOS晶体管N1的源极接地，NMOS晶体管N2的漏极与NMOS晶体管N1的栅极、PMOS晶体管P5的栅极电连接于外部存储节点I4，NMOS晶体管N2的源极接地；PMOS晶体管P1的源极接电压VDD，PMOS晶体管P1的栅极与内部存储节点I2电连接，PMOS晶体管P1的漏极与外部存储节点I1、PMOS晶体管P3的源极电连接；PMOS晶体管P4的源极接电压VDD，PMOS晶体管P4的栅极与内部存储节点I3电连接，PMOS晶体管P4的漏极与外部存储节点I4、PMOS晶体管P2的源极电连接；

PMOS晶体管P7的漏极与内部存储节点I2电连接，PMOS晶体管P7的源极与第二位线BLB电连接，PMOS晶体管P7的栅极与第二字线WWL电连接；PMOS晶体管P8的漏极与内部存储节点I3电连接，PMOS晶体管P8的源极与第一位线BL电连接，PMOS晶体管P8的栅极与第二字线WWL电连接；

NMOS晶体管N3的漏极与外部存储节点I1电连接，NMOS晶体管N3的源极与第一位线BL电连接，NMOS晶体管N3的栅极与第一字线WL电连接；NMOS晶体管N4的漏极与外部存储节点I4电连接，NMOS晶体管N4的源极与第二位线BLB电连接，NMOS晶体管N4的栅极与第一字线WL电连接。

3.根据权利要求1或2所述的基于极性加固技术的12T抗辐照SRAM存储单元，其特征在于，所有NMOS晶体管和所有PMOS晶体管的栅长均为65nm；PMOS晶体管P1和PMOS晶体管P4的栅宽为420nm，PMOS晶体管P2和PMOS晶体管P3的栅宽为280nm，PMOS晶体管P5和PMOS晶体管P6的栅宽为85nm，PMOS晶体管P7和PMOS晶体管P8的栅宽为140nm，NMOS晶体管N1和NMOS晶体管N2的栅宽为280nm，NMOS晶体管N3和NMOS晶体管N4的栅宽为140nm。