[发明专利]硅基宽带高速可重构正交分频器

权利要求书

1.种硅基宽带高速可重构正交分频器，包括：带尾电流偏置阵列的主从两个差分锁存器LATCH1和LATCH2，一个负载时钟前馈射频开关单元以及分别连接I/Q两路的差分输出缓冲器Buffer，其特征在于，主差分锁存器LATCH1的数据信号差分输出端Q、QB依次连接从差分锁存器LATCH2的数据信号差分输入端D、DB；从差分锁存器LATCH2数据信号输出端Q、QB连接缓冲器Buffer1，LATCH1数据信号输出端Q、QB连接另一缓冲器Buffer2；负载时钟前馈射频开关单元通过时钟信号差分输出端口Z0和Z1分别连接主从两个差分锁存器的时钟馈入端口CLK_FD；外部差分时钟信号V_CLKP和V_CLKN通过电容C_IN1、C_IN2传输至主从两个差分锁存器的时钟信号差分输入端口CLK_P和CLK_N，同时外部差分时钟信号V_CLKP和V_CLKN通过起隔直作用的电容C_IN1，C_IN2和C_IN3、C_IN4，将时钟输入差分信号CLK_P和CLK传输至负载时钟前馈射频开关单元时钟信号差分输入端口A0和A1；主从两个差分锁存器的偏置电流源阵列控制端T_{cur_adj}相互连接，并通过外部数字信号V_TCTL控制整个分频器工作时的时钟输入为正弦波或方波的信号，输出信号通过自带的缓冲器Buffer直接驱动后级电路。

2.根据权利要求1所述的硅基宽带高速可重构正交分频器，其特征在于：两个差分锁存器对输入信号进行采样，将时钟输入差分信号CLK_P和CLK_N通过电容器C_IN1、C_IN2并联电容器C_IN3、C_IN4，将该正弦波或方波信号时钟信号传输到负载时钟前馈射频开关单元，对时钟频率高低进行控制；在输入时钟频率低时，开关导通，主差分锁存器LATCH1工作为动态，当差分锁存器差分正相时钟信号输入端口CLK_P为高电平时，开关断开，从差分锁存器LATCH2工作为静态，主从差分锁存器输出端自带的缓冲器buffer直接驱动后级电路。

3.根据权利要求1所述的硅基宽带高速可重构正交分频器，其特征在于：差分锁存器由三组差分NMOS对管，一组PMOS负载管以及电流值可变的偏置尾电流源阵列组成，其中，第一组差分NMOS对管M_S1和M_S2为采样对管，第二组NMOS对管M_H1和M_H2为正反馈交叉耦合锁存对管，第三组NMOS对管M₁和M₂为时钟信号输入对管；PMOS对管M_P1和M_P2为有源负载对管，PMOS负载管M_P1和M_P2将电流信号转换成电压信号输出。

4.根据权利要求3所述的硅基宽带高速可重构正交分频器，其特征在于：当差分锁存器差分正相时钟信号输入端口CLK_P为高电平时，M₁开启，M₂关闭，采样对管工作，对输入数据信号进行采样；当差分锁存器差分正相时钟信号输入端口CLK_P为低电平时，M₁关闭，M₂开启，锁存对管工作，锁定采样得到的数据，尾电流偏置大小改变通过外部控制信号T_{cur_adj}切换不同的电流镜比例实现。