[发明专利]芯片的信号测试方法、系统、设备、存储介质及程序产品

说明书

本公开提供一种芯片的信号测试方法、系统、设备、存储介质及程序产品，涉及半导体技术领域，用于解决芯片测试效率较低的技术问题，芯片具有多个输入信号，该信号测试方法包括：获取设备芯片的所有输入信号；获得每个设备输入信号的时间参数；将所有设备输入信号的时间参数生成结果表格。通过对芯片的所有输入信号进行获取，并获得各输入信号的时间参数，得到所有输入信号的时间参数的结果表格，实现芯片的输入信号的批量测试，提高电路设计者的设计效率，便于设计测试电路，提高测试效率。

技术领域

本公开涉及但不限于半导体技术领域，尤其涉及一种芯片的信号测试方法、系统、设备、存储介质及程序产品。

背景技术

随着半导体技术的不断发展，芯片中的集成电路的功能日益复杂，其规模也日益庞大。为保证集成电路符合设计要求，对集成电路进行仿真测试是必不可少的一环。仿真测试通常包括前仿真测试和后仿真测试，前仿真测试是针对寄存器传输级(RegisterTransfer Lever，简称RTL)的仿真测试，用于分析集成电路的逻辑关系的正确性。后仿真测试涉及集成电路的门延迟参数，以及集成电路中的各电子元件的寄生电容，用于判断集成电路的时序是否正确。

然而，在仿真测试中，芯片具有多个输入信号，每个输入信号通常需要人工搭建不同的测试电路，测试效率较低。

发明内容

鉴于上述问题，本公开实施例提供一种芯片的信号测试方法、系统、设备、存储介质及程序产品，用于提高芯片的测试效率。

本公开实施例的第一方面提供一种芯片的信号测试方法，所述芯片具有多个输入信号，所述信号测试方法包括：获取所述芯片的所有所述输入信号；获得每个所述输入信号的时间参数；将所有所述输入信号的时间参数生成结果表格。

本公开实施例提供的芯片的信号测试方法至少具有如下优点：

本公开实施例中的芯片的信号测试方法中，通过对芯片的所有输入信号进行获取，并获得各输入信号的上升时间和下降时间，得到所有输入信号的结果表格，实现芯片的输入信号的批量获取和测试，从而提高电路设计者的设计效率，便于设计测试电路，提高测试效率。

如上所述的芯片的信号测试方法中，每个所述输入信号对应一组电路单元，每组所述电路单元包括一个驱动电路和至少一个负载电路。

如上所述的芯片的信号测试方法中，获得每个所述输入信号的时间参数包括：提取每个所述输入信号对应的一组电路单元中的寄生电阻电容网络电路；根据相对应的所述电路单元和所述寄生电阻电容网络电路，生成每个所述输入信号的测试电路；利用所述测试电路测试对应的所述输入信号，获得所述输入信号的所述时间参数。

如上所述的芯片的信号测试方法中，根据相对应的所述电路单元和所述寄生电阻电容网络电路，生成每个所述输入信号的测试电路，包括：确定所述驱动电路对应的第一替换单元；确定各所述负载电路对应的第二替换单元；根据所述第一替换单元、所述至少一个第二替换单元和所述寄生电阻电容网络电路，生成所述测试电路。

如上所述的芯片的信号测试方法中，确定所述驱动电路对应的第一替换单元，包括：在所述驱动电路中提取一级驱动单元，所述一级驱动单元包括所述驱动电路中的第一级逻辑单元；将所述驱动电路中的第一级逻辑单元确定为所述第一替换单元。

如上所述的芯片的信号测试方法中，所述驱动电路中的第一级逻辑单元为反相器。

如上所述的芯片的信号测试方法中，针对所述至少一个负载电路中的任意一个负载电路，确定所述负载电路对应的第二替换单元，包括：在所述负载电路中提取一级负载单元，所述一级负载单元包括所述负载电路中的第一级逻辑单元；将所述负载电路中的第一级逻辑单元确定为所述第二替换单元。

如上所述的芯片的信号测试方法中，所述负载电路中的第一级逻辑单元为标准逻辑单元，包括反相器、与门、或门、非门、与非门、或非门。