[发明专利]一种码率兼容的多元LDPC码比特级打孔方法

说明书

本发明公开了电子通讯技术领域的一种码率兼容的多元LDPC码比特级打孔方法，包括以下步骤：获取迭代次数，并根据迭代次数对二元镜像矩阵的变量节点分组处理；提取分组变量节点的比特位与符号位，输出打孔变量节点的位置，本发明不仅有效地降低了误码率，并且在提高多元LDPC码码率的同时，增强了译码效果，具有译码时打孔节点的信息恢复错误概率低、误码率低等优点。

技术领域

本发明涉及电子通讯技术领域，特别是涉及一种码率兼容的多元LDPC码比特级打孔方法。

背景技术

随着大规模集成电路技术的快速发展，在硬件设备方面，无线通信系统的处理速度越来越快，并且比较接近香农容量限的先进信道编码技术得到了广泛应用。纠错码是提高通信质量的主要方法之一，主要包括Turbo码、BCH码、LDPC码等，其中LDPC码的译码复杂度较低，在长码性能下更加逼近香农容量限。多元LDPC码具有抗突发性强、纠错能力强、译码时延小的特点，使得多元LDPC码相对于二元更加适合高速传输的高阶调制系统。

随着研究的深入，现有技术中在信道环境多变的时变信道上经常使用LDPC码，此时，采用固定不变的码率并不能达到所需的通信质量；为了适应不用的信道环境，码率兼容的提出能使一个通信系统在只使用一组编码器和译码器的情况下可以支持不同码率的信道编码的传输，而常见的LDPC码的码率兼容设计主要为缩短与打孔。

但本申请发明人在实现本申请实施例中发明技术方案的过程中，发现上述技术至少存在如下技术问题：

而打孔的含义就是通过对部分校验位作删余处理，从而提高码率，并使参与传输的码字长度变短，对于多元LDPC码而言，目前的打孔算法大部分是基于符号级打孔，即变量节点的信息全部被打孔，在译码时打孔节点的信息恢复错误概率较高，误码率也会较高。本文对此提出了一种比特级打孔算法，并仿真验证了该算法的有效性。

基于此，本发明设计了一种码率兼容的多元LDPC码比特级打孔方法，以解决上述问题。

发明内容

为了解决目前背景技术提及的技术问题，本发明的目的是提供一种码率兼容的多元LDPC码比特级打孔方法。

为了实现上述目的，本发明采用如下技术方案：

一种码率兼容的多元LDPC码比特级打孔方法，包括以下步骤：

获取迭代次数，并根据迭代次数对二元镜像矩阵的变量节点分组处理；

提取分组变量节点的比特位与符号位，输出打孔变量节点的位置。

优选的，所述根据迭代次数对二元镜像矩阵的变量节点分组处理包括：

采集多元校验矩阵，将多元校验矩阵对二进制镜像矩阵进行转换；

将经过预定次数迭代恢复信息的变量节点存入集合G_k；

采集打孔变量节点个数，并从集合G_k中选出打孔变量节点数对应的打孔变量节点。

优选的，所述将多元校验矩阵对二进制镜像矩阵进行转换包括：

设定系数取自GF(2)的预定次数本原多项式，根据单位矩阵获取本原多项式的伴随矩阵，进一步的根据伴随矩阵得出多元校验矩阵在预定次数下的二进制镜像矩阵。

优选的，所述将经过预定次数迭代恢复信息的变量节点存入集合G_k包括：

查找未被选择的校验节点中最小有效行重的行的集合Ω；

查找集合Ω中至少一列最小有效行重的行的集合Ω^*；

查找x∈Ω^*中非零位置最小列重的列y；