[发明专利]存储器系统

说明书

本发明的一个实施方式提供能够适当地控制对非易失性存储器的访问的存储器系统。存储器系统具备非易失性存储器和控制器。非易失性存储器至少包括存储器芯片。控制器电连接于非易失性存储器，在向非易失性存储器发送包括第1指示和第2指示的序列的情况下，当非易失性存储器满足条件时，向非易失性存储器发送第1指示，在经过了第1期间之后，向非易失性存储器发送第2指示，在非易失性存储器不满足条件的情况下，向非易失性存储器发送第1指示，在经过了与第1期间不同的第2期间之后，向非易失性存储器发送第2指示。

本申请享受以日本特许申请2021－129985号(申请日：2021年8月6日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本实施方式涉及存储器系统。

背景技术

在包括存储器控制器和非易失性存储器的存储器系统中，有时非易失性存储器包括接口芯片。存储器控制器对非易失性存储器进行访问所需要的时间根据非易失性存储器是否包括接口芯片而变动。

发明内容

本发明的一个实施方式的目的在于提供能够适当地控制对非易失性存储器的访问的存储器系统。

根据一个实施方式，存储器系统具备非易失性存储器和控制器。非易失性存储器至少包括存储器芯片。控制器电连接于非易失性存储器，在向所述非易失性存储器发送包括第1指示和第2指示的序列的情况下，当非易失性存储器满足条件时，向非易失性存储器发送第1指示，在经过第1期间之后，向非易失性存储器发送第2指示，在非易失性存储器不满足条件的情况下，向非易失性存储器发送第1指示，在经过与第1期间不同的第2期间之后，向非易失性存储器发送第2指示。

附图说明

图1是表示本实施方式涉及的存储器系统的构成的一个例子的图。

图2A是表示本实施方式涉及的包括接口芯片的NAND封装体的构成的一个例子的图。

图2B是表示本实施方式涉及的不包括接口芯片的NAND封装体的构成的一个例子的图。

图3是表示本实施方式涉及的存储器芯片的构成例的图。

图4是表示本实施方式涉及的存储单元阵列的构成的一个例子的图。

图5是表示本实施方式的读动作时在NAND控制器与NAND封装体之间收发的信号的一个例子的时序图。

图6是表示本实施方式涉及的取得NAND封装体的状态的处理的步骤的流程图。

图7是表示本实施方式涉及的读动作的数据输出处理的步骤的流程图。

图8是表示本实施方式涉及的命令信息的生成处理的步骤的流程图。

图9是表示变形例涉及的读动作的数据输出处理的步骤的流程图。

图10是本实施方式涉及的状态读的时序图。

图11是表示本实施方式的读动作时在NAND控制器与NAND封装体之间收发的信号的一个例子的时序图。

图12是表示本实施方式的写动作时在NAND控制器与NAND封装体之间收发的信号的一个例子的时序图。

标号说明

1存储器系统、2主机、10存储器控制器、11 CPU、12主机I/F控制器、13RAM、14 NAND控制器、20 NAND存储器、21 NAND封装体、141寄存器、142命令定序器、143定时器、144 NANDI/F。

具体实施方式

以下参照附图对实施方式涉及的存储器系统进行详细的说明。下述实施方式中的构成要素包括本领域技术人员能够容易地想到的构成要素或者实质上相同的构成要素。并不是通过该实施方式限定本发明。