[发明专利]一种内存扩展方法、装置、设备及存储介质

说明书

本申请公开了一种内存扩展方法、装置、设备及存储介质。该方法包括：通过CXL协议与CPU建立通信连接，以便所述CPU对应的第一缓存一致性管理器通过所述CXL协议配置所述内存扩展卡对应的缓存地址信息；获取所述CPU发送的第一访问请求，根据所述第一访问请求通过本地的第二缓存一致性管理器执行所述CPU对本地缓存的访问操作；其中，所述本地缓存为基于所述内存扩展卡的存储器和寄存器扩展得到的缓存；向所述CPU发送第二访问请求，若所述第二访问请求对应的地址空间被映射到所述CPU的缓存中，则通过所述第二缓存一致性管理器，根据所述第一缓存一致性管理器发送的与所述第二访问请求对应的访问指令访问所述本地缓存。能够实现低延迟、一致性内存扩展。

技术领域

本发明涉及计算机技术领域，特别涉及一种内存扩展方法、装置、设备及存储介质。

背景技术

目前，随着云计算和大数据技术的飞速发展，数据中心的应用遇到新的技术挑战，由于CPU资源及并行计算能力的限制，FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）、GPU（Graphics Processing Unit，图形处理器）等异构加速器件被广泛应用于数据中心进行加速，特别是在一些内存密集型计算领域，因受到CPU尺寸和功耗的限制，单节点内存容量不足的现象越来越严重，迫切需要进行内存容量扩展来满足数据中心业务需求，如何更有效的实现加速器与CPU间内存共享已成为当前数据中心研究的重点。

随着摩尔定律的失效，半导体工艺的制造水平限制，无法在CPU内部集成更多的内存控制器，而单个存储颗粒容量也无法继续提升，因此，当前扩展内存的方法多数采用PCIE（Peripheral Component Interconnect Express，高速串行计算机扩展总线标准）板卡形式，即通过PCIE板卡扩展内存条，CPU访问扩展内存的方法通过DMA（Direct MemoryAccess，直接存储器访问）控制器将数据搬移到HOST（主机）内存，然后通过CACHE（高速缓冲存储器，缓存）访问本地内存。一种以FPGA为异构加速卡的扩展内存系统框图如图1所示：扩展卡以FPGA作为主处理芯片，外部接多路内存条，通过PCIe金手指接口连接服务器。当CPU需要读取设备内存数据时，首先通过PCIE配置设备端DMA，然后DMA读取内存数据，通过PCIE接口传输到HOST侧内存，完成后，DMA产生中断信息，通知CPU，以便CPU通过CACHE访问本地RDIMM（Registered Dual In-line Memory Module，带寄存器的双线内存模块）；读取总延迟时间=DMA寄存器配置时间+DMA传输时间+DMA中断时间+CPU读取本地MEM时间。同理，当CPU写数据到设备内存时，首先CPU将数据写到本地内存，然后通过PCIE配置设备端DMA，然后DMA通过PCIe接口将数据从CPU内存搬移到设备内存，完成后，DMA产生中断信息，通知CPU，数据传输完成；写操作总延迟时间=CPU写本地内存时间+CPU配置DMA时间+DMA传输时间+DMA中断时间。可见，这种方式下CPU访问设备内存时存在总延迟时间太大，访问效率低的问题，且CPU频繁中断及PCIe驱动都会影响系统整体性能。

发明内容

有鉴于此，本发明的目的在于提供一种内存扩展方法、装置、设备及介质，能够实现低延迟、一致性内存扩展。其具体方案如下：

第一方面，本申请公开了一种内存扩展方法，应用于内存扩展卡，包括：

通过CXL协议与CPU建立通信连接，以便所述CPU对应的第一缓存一致性管理器通过所述CXL协议配置所述内存扩展卡对应的缓存地址信息；

获取所述CPU发送的第一访问请求，根据所述第一访问请求通过本地的第二缓存一致性管理器执行所述CPU对本地缓存的访问操作；其中，所述本地缓存为基于所述内存扩展卡的存储器和寄存器扩展得到的缓存；

向所述CPU发送第二访问请求，若所述第二访问请求对应的地址空间被映射到所述CPU的缓存中，则通过所述第二缓存一致性管理器，根据所述第一缓存一致性管理器发送的与所述第二访问请求对应的访问指令访问所述本地缓存。