[发明专利]集成电路存储器设备中的信号偏斜校正

说明书

描述了用于集成电路存储器设备中的信号偏斜校正的技术。集成电路存储器设备包括用于接收命令/地址(CA)信号和时钟信号的第一接口、数据接口和模式寄存器。在CA总线环回模式期间，该第一接口接收CA信号的模式和该时钟信号，并且该数据接口输出该CA信号的模式。在CA总线环回模式期间，该模式寄存器可利用表示该时钟信号和该第一接口的采样点之间的定时偏移的值来进行编程。

背景技术

现代计算机系统通常包括数据存储设备，诸如存储器部件或设备。例如，存储器部件可以是随机存取存储器(RAM)或动态随机存取存储器(DRAM)。存储器设备包括由存储器单元组成的存储体，存储器控制器或存储器客户端通过存储器设备内的命令接口和数据接口来访问这些存储器单元。

附图说明

在附图的图示中以示例而非限制的方式图示了本公开。

图1是图示根据实施例的具有存储器控制器和DRAM设备的计算环境的框图，该存储器控制器和DRAM设备被配置用于时钟边沿和命令/地址(CA)采样点之间的单独DRAM偏斜校正。

图2图示了根据实施例的一组眼图，其图示了图1的五个DRAM设备处的不同时钟到CA偏斜。

图3是根据实施例的由命令缓冲器接收和从命令缓冲器发送的信号以及在相应DRAM设备处接收的信号的定时图。

图4是图示根据实施例的用于在时钟边沿和CA采样点之间进行定时调整的延迟电路的框图。

图5是图示根据实施例的具有时钟信号和CA/CS信号之间的可编程延迟的DRAM CA接口的框图。

图6是图示根据实施例的用于在时钟边沿和CA采样点之间进行定时调整的时钟延迟电路的框图。

图7A是根据实施例的用于环回测试模式以对定时偏移进行编程的芯片选择信号、时钟信号和CA信号的定时图。

图7B是图示根据实施例的由环回测试模式进行的设置扫描和保持扫描的结果的表格。

图7C是根据实施例的具有来自环回测试模式的每个DRAM设备的单独定时偏移的表格。

图8是根据实施例的具有定时调整能力的命令缓冲器的框图。

图9是根据实施例的用于对DRAM设备的延迟电路进行编程的方法的流程图。

图10是根据实施例的用于对DRAM设备的延迟电路进行编程的方法1000的流程图。

图11是根据至少一个实施例的三个接收器和延迟元件的示意图，该延迟元件可被单独编程以在三个接收器处提供逐位微调。

图12是图示根据实施例的具有时钟信号和CA/CS信号之间的可编程延迟的DRAMCA接口的框图。

具体实施方式

以下描述阐述了许多具体细节(诸如具体系统、部件、方法等的示例)以提供对本公开的若干实施例的良好理解。然而，对于本领域技术人员而言显而易见的是，可在没有这些具体细节的情况下实践本公开的至少一些实施例。在其他情况下，众所周知的部件或方法没有进行详细描述或以简单的框图格式呈现以避免不必要地混淆本公开。因此，所阐述的具体细节仅是示例性的。特定具体实施可能与这些示例性细节有所不同，但仍被认为在本公开的范围内。