[发明专利]集成电路存储器设备中的信号偏斜校正

权利要求书

1.一种集成电路存储器设备，包括：

第一接口，用以接收命令/地址(CA)信号和时钟信号；

数据接口，其中所述第一接口在CA总线环回模式中用以接收CA信号的模式，并且所述数据接口在所述CA总线环回模式中用以输出所接收的所述CA信号的模式；

模式寄存器，用以存储表示所述时钟信号和所述第一接口的采样点之间的定时偏移的值。

2.根据权利要求1所述的集成电路存储器设备，还包括：

第一延迟元件，由存储在所述模式寄存器中的第一值控制，以通过第一可编程延迟来延迟所述时钟边沿；以及

多个延迟元件，各自由存储在所述模式寄存器中的第二值控制，以针对每个对应CA位，通过第二可编程延迟来延迟接收器的采样点。

3.根据权利要求1所述的集成电路存储器设备，还包括：

第一延迟元件，由存储在所述模式寄存器中的第一值控制，以通过第一可编程延迟来延迟所述时钟边沿；以及

多个延迟元件，各自由存储在所述模式寄存器中的相应值控制，以通过相应可编程延迟来延迟每个CA位的接收器。

4.根据权利要求1所述的集成电路存储器设备，还包括：

可编程延迟线，耦合在时钟端子和时钟缓冲器之间；以及

延迟锁相环(DLL)电路，包括第一延迟元件和第二延迟元件，其中所述DLL电路用以使用所述第一延迟元件和所述第二延迟元件来控制所述可编程延迟线的可编程延迟，其中所述第一延迟元件由所述模式寄存器中的第一定时偏移值控制，并且所述第二延迟元件由存储在所述模式寄存器中的第二值控制。

5.根据权利要求1所述的集成电路存储器设备，还包括：

第一多个延迟元件，由存储在所述模式寄存器中的第一组值控制，以通过第一组可编程延迟来延迟对应于每个CA位的每个时钟线的接收器；以及

第二多个延迟元件，各自由存储在所述模式寄存器中的第二组定时偏移控制，以通过第二组可编程延迟来延迟每个CA位的接收器。

6.根据权利要求1所述的集成电路存储器设备，还包括：

多个CA线中的第一CA线；

时钟(CK)线；

所述时钟线上的第一延迟元件，所述第一延迟元件由存储在所述模式寄存器中的第一值控制，以通过第一可编程延迟来延迟所述CK线上的时钟信号；以及

所述第一CA线上的第二延迟元件，所述第二延迟元件由存储在所述模式寄存器中的第二值控制，以通过第二可编程延迟来延迟所述第一CA线上的CA信号。

7.根据权利要求6所述的集成电路存储器设备，还包括：

芯片选择(CS)线；以及

所述CS线上的第三延迟元件，所述第三延迟元件由存储在所述模式寄存器中的第二值控制，以通过所述第二可编程延迟来延迟所述CS线上的CS信号。

8.根据权利要求6所述的集成电路存储器设备，还包括：

所述多个CA线中的第二CA线；以及

所述第二CA线上的第四延迟元件，所述第四延迟元件由存储在所述模式寄存器中的所述第二值控制，以通过所述第二可编程延迟来延迟所述第二CA线上的第二CA信号。

9.根据权利要求6所述的集成电路存储器设备，还包括：

所述多个CA线中的第二CA线；以及

所述第二CA线上的第四延迟元件，所述第四延迟元件由存储在所述模式寄存器中的第三值控制，以通过第三可编程延迟来延迟所述第二CA线上的第二CA信号。