[发明专利]使用神经网络生成集成电路布局

说明书

一种用于生成计算机芯片布局的方法、系统和设备，包括在计算机存储介质上编码的计算机程序。其中一种方法包括：获得计算机芯片的网表数据；以及生成计算机芯片布局，包括：在包括多个时间步的序列中的每个时间步处放置相应的宏节点，对于每个时间步，所述放置包括：生成时间步的输入表示；使用具有多个网络参数的节点布局神经网络处理输入表示，其中节点布局神经网络被配置为根据网络参数的当前值处理输入表示，以在计算机芯片的表面的多个位置上生成得分分布；以及使用得分分布将要在时间步处放置的宏节点分配给多个位置中的位置。

相关申请的交叉引用

本申请要求于2020年4月22日提交的美国专利申请No.63/014,021的优先权，通过引用将其全部内容合并于此。

技术领域

本说明书涉及将神经网络用于电子设计自动化，更具体而言，用于生成计算机芯片布局。

背景技术

计算机芯片布局是计算机芯片的一部分或全部电路在计算机芯片表面(即芯片区域)上的布局的示意性表示。

神经网络是采用一层或多层非线性单元对于接收的输入预测输出的机器学习模型。一些神经网络除了输出层之外还包括一个或多个隐藏层。每个隐藏层的输出用作网络中下一层(即下一隐藏层或输出层)的输入。网络的每一层根据相应参数集的当前值从接收的输入生成输出。

发明内容

本说明书描述一种在一个或多个位置的一个或多个计算机上实现为计算机程序的系统，该系统生成集成电路的芯片布局。在本说明书中，将生成芯片布局的集成电路称为“计算机芯片”，但是通常应当理解为表示在一块半导体材料上制造的任何电子电路的集合。芯片布局将节点的网表中的每个节点放置在计算机芯片表面的相应位置处。

可以实现本说明书所述主题的特定实施例，从而实现以下优点中的一个或多个。

布局规划是芯片设计过程中的关键步骤，涉及将芯片的组件放置在芯片的表面上。组件的布局应当优化诸如面积、总导线长度和拥塞这样的指标。如果布局规划关于这些指标表现不佳，则基于布局规划生成的集成电路芯片将表现不佳。例如，集成电路芯片可能无法工作，可能消耗过多的功率，可能具有不可接受的延迟，或者具有由于芯片上组件的不良布置所致的各种其他不期望特性中的任何一种。

所述技术允许通过使用所述节点布局神经网络和所述训练技术来自动生成高质量的芯片布局规划，并具有最少的用户参与。作为特定示例，当采用分布式训练时，可以在几个小时内生成高质量(即超过人工)的布局，无需任何人工专家参与。

与所述系统不同，传统的布局规划解决方案采用需要大量人员参与的长达数周的过程。因为潜在节点布局组合的巨大空间，传统的自动化方法无法在不消耗过多的计算能力和挂钟时间、不需要人工专家参与、或两者皆非的情况下可靠地生成高质量的布局规划。然而，通过有效地利用强化学习来训练所述节点布局神经网络，所述技术能够快速地生成高质量的布局规划。

此外，与通过常规方法生产的集成电路芯片相比，使用该方法生产的集成电路芯片可以具有更低的功耗。对于给定的表面积，它还可以具有更高的计算能力，或者从另一个角度来看，对于给定的计算能力量，它可以使用更少的资源来产生。

此外，当如本说明书所述进行训练时，即当编码器神经网络通过监督的学习进行训练并且策略神经网络通过强化学习进行训练时，所述节点布局神经网络可以被快速推广到新的网表和新的集成电路芯片维度。这大大减少了为新网表生成布局所需的计算资源量，因为生成新网表的高质量布局规划几乎不需要在计算上花费巨大的微调。

本说明书所述主题的一个或多个实施例的细节在以下附图和描述中给出。根据说明书、附图和权利要求，本主题的其他特征、方面和优点将变得显而易见。

附图说明

图1示出示例性布局生成系统。