[发明专利]二元金属衬里层

说明书

描述一种微电子装置，该微电子装置包括形成在基板上的介电层、包括被限定在介电层中的间隙的特征、在介电层上的阻挡层、在阻挡层上的双金属衬里膜，和在双金属衬里上的间隙填充金属。多个实施方式提供一种形成包括在阻挡层上的双金属衬里膜的微电子装置的方法。

技术领域

本公开内容的多个实施方式一般涉及处理和/或掺杂二元金属衬里(liner)层的二元金属衬里层方法。更特定而言，本公开内容的多个实施方式针对包括两种金属的二元金属衬里层。

背景

微电子装置(诸如，半导体或集成电路)可包括数百万个电子电路装置，诸如，晶体管、电容器等。为了进一步增大位于集成电路上的装置的密度，需要更小的特征大小。为了实现这些较小特征大小，必须减小导电线、过孔和互连件、栅极等的大小。多层级互连结构的可靠形成也是增大电路密度和质量所必需的。制造技术的进步已使得能够将铜用于导电接线、互连件、过孔和其他结构。

具体而言，对于5nm节点和以下节点，用于铜互连件的阻挡物和衬里厚度在装置可靠性和阻挡层对介电层的粘附性方面变得更具挑战性。缩减几何形状也导致更高的电阻以及对铜线中的电子迁移(electro-migration；EM)故障的更大敏感性。在铜与介电阻挡层之间的界面处的高质量粘附可减少或防止EM故障。在5nm节点下，阻挡层和衬里的典型厚度类似于约较厚的阻挡层/衬里层会导致用于金属间隙填充的较少空间并倾向于增大电阻率。用于在间隙填充期间提高金属/电介质对金属的粘附性和填充金属移动性的当前方法是增大单一材料的膜厚度，且此方法受限于单一材料固有性质和厚度。

因此，需要提高金属/电介质对金属的粘附性的材料层和用于沉积这些材料层的方法。

发明内容

本公开内容的多个实施方式提供在金属阻挡层与间隙填充金属之间的双金属衬里膜。在一个或多个实施方式中，该双金属衬里膜包括在单个膜中或在第一衬里膜和第二衬里膜中的两种金属。

在一个或多个实施方式中，一种形成衬里膜的方法包括在基板上形成阻挡层；在阻挡层上形成双金属衬里膜；和在双金属衬里膜上形成间隙填充金属。其他方法实施方式关于形成微电子装置，该方法包括在基板上形成介电层，该介电层包括限定间隙的至少一个特征；在介电层上形成阻挡层；在阻挡层上形成双金属衬里膜；和在该双金属衬里膜上形成间隙填充金属。

本公开内容的其他多个实施方式针对一种包括指令的非暂时性计算机可读介质，当由处理系统的控制器执行时，这些指令使处理系统执行形成双金属衬里膜的操作，包括在基板上形成阻挡层；在阻挡层上形成衬里双金属衬里膜；和在该双金属衬里膜上形成间隙填充金属。

附图说明

因此，可详细地理解本发明的上述特征的方式，可通过参考多个实施方式来获得以上简要概述的本发明的更特定描述，一些实施方式在附图中加以绘示。然而，应注意，附图仅绘示本发明的多个典型实施方式，且因此不应视为对本发明范围的限制，因为本发明可允许其他多个等效的实施方式。

图1根据本公开内容的一个或多个实施方式绘示工艺流程图。

图2根据本公开内容的一个或多个实施方式绘示电子装置的截面图。

图3A根据本公开内容的一个或多个实施方式绘示电子装置的截面图。

图3B根据本公开内容的一个或多个实施方式绘示电子装置的截面图。

图3C根据本公开内容的一个或多个实施方式绘示电子装置的截面图。

图4根据本公开内容的一个或多个实施方式绘示电子装置的截面图。

图5根据本公开内容的一个或多个实施方式绘示群集工具的截面图。

具体实施方式