[发明专利]有源低功率终端

权利要求书

1.一种有源终端电路，所述有源终端电路包括：

输入节点，所述输入节点连接到传输线，所述传输线被配置为向所述输入节点提供信号；

第一晶体管二极管，所述第一晶体管二极管连接在高电压源和所述输入节点之间，所述第一晶体管被配置为响应于所述信号处于低逻辑电平而终止所述信号；和

第二晶体管二极管，所述第二晶体管二极管连接在所述输入节点和低电压源之间，所述第二晶体管被配置为响应于所述信号处于高逻辑电平而终止所述信号。

2.根据权利要求1所述的有源终端电路，所述有源终端电路还包括所述第一晶体管和所述第二晶体管的端子上的固有偏置，使得当所述信号在所述高逻辑电平和所述低逻辑电平之间转换时，每个晶体管交替地在饱和区和截止区内操作。

3.根据权利要求1所述的有源终端电路，其中，所述第一晶体管和所述第二晶体管被校准以在目标输入阻抗范围内向所述传输线上的信号提供动态终端阻抗，其中，所述动态终端阻抗随着所述信号在所述低逻辑电平和所述高逻辑电平之间转换而改变。

4.根据权利要求1所述的有源终端电路，其中，所述第一晶体管和所述第二晶体管中的至少一个晶体管被校准，以基于所述有源终端电路被配置成操作于其中的温度范围在目标输入阻抗范围内向所述传输线上的信号提供终端阻抗。

5.根据权利要求1所述的有源终端电路，其中，所述第一晶体管包括NMOS晶体管，并且所述第二晶体管包括PMOS晶体管。

6.根据权利要求5所述的有源终端电路，其中所述PMOS晶体管包括一组PMOS晶体管，所述一组PMOS晶体管被配置为基于校准设置与所述输入节点和低电压源并联耦合，所述校准设置确定该组PMOS晶体管中的哪些PMOS晶体管被并联耦合。

7.根据权利要求1所述的有源终端电路，其中所述第一晶体管包括NPN双极晶体管，并且所述第二晶体管包括PNP双极晶体管，并且所述高电压源为S1.4伏。

8.根据权利要求1所述的有源终端电路，其中，响应于具有低逻辑电平的信号，所述第一晶体管在饱和区中操作并且所述第二晶体管在截止区中操作，并且响应于具有高逻辑电平的信号，所述第二晶体管在饱和区中操作并且所述第一晶体管在截止区中操作。

9.根据权利要求1所述的有源终端电路，其中所述第一晶体管包括被配置为通过一组开关并联连接的一组晶体管，所述一组开关基于校准设置被设置为断开状态和闭合状态中的一个状态。

10.根据权利要求1所述的有源终端电路，其中所述第二晶体管包括被配置为通过一组开关并联连接的一组晶体管，所述一组开关基于校准设置被设置为断开状态和闭合状态中的一个状态。

11.根据权利要求1所述的有源终端电路，其中所述第一晶体管和所述第二晶体管中的至少一个晶体管的强度是可配置的。

12.一种系统，包括：

第一集成电路，所述第一集成电路安装在印刷电路板上；

第二集成电路，所述第二集成电路安装在所述印刷电路板上；

互连件，所述互连件被配置为作为在所述第一集成电路和所述第二集成电路之间传输信号的传输线进行操作；和

有源终端电路，所述有源终端电路形成在所述第一集成电路和所述第二集成电路中的一者内，所述有源终端电路包括：

输入节点，所述输入节点被配置为连接到所述互连件并且被配置为从所述互连件接收信号；

NMOS晶体管，所述NMOS晶体管具有各自连接到高电压源的栅极端子和漏极端子以及连接到所述输入节点的源极端子，所述NMOS晶体管被配置为响应于所述信号处于低逻辑电平而终止所述信号；和

PMOS晶体管，所述PMOS晶体管具有各自连接到低电压源的栅极端子和漏极端子以及连接到所述输入节点的源极端子，所述PMOS晶体管被配置为响应于所述信号处于高逻辑电平而终止所述信号。