[实用新型]一种同步整流MOS管压降内阻检测电路

说明书

本实用新型公开了一种同步整流MOS管压降内阻检测电路，用于检测反激电路次级端的MOS管Q2的内阻，其特征在于，包括运放IC1A，一端与运放IC1A的3引脚连接、另一端与MOS管Q2的漏极连接的电阻R2，一端与运放IC1A的2引脚连接、另一端与MOS管Q2的源极连接的电阻R3；所述运放IC1A的8引脚接电源，其1引脚形成检测点C，其4引脚与MOS管Q2的源极相连接的同时形成检测点A。本实用新型可以直接测试到同步整流MOS在电源上使用时的实际内阻大小，缩短了同步MOS管的测试验证时间，更加方便生产者对电源次级同步MOS的优化筛选。

技术领域

本实用新型涉及电子技术领域，具体是指一种同步整流MOS管压降内阻检测电路。

背景技术

随着消费类电子产品的兴起，与之配套的反激方案PD快充适配器也越来越多，体积也是越来越小，电源次级配套使用同步整流电路越来越多，而同步整流MOS管的内阻好坏直接影响电源的效率和温升，因此需要对MOS管的内阻进行检测。然而现有的检测方法效率低下，并且无法很准确的检测到MOS管在电源上使用时的实际内阻。本申请提供一种能够提高检测效率，并且能够准确的检测到MOS管在电源上使用时的实际内阻的同步整流MOS管压降内阻检测电路。

实用新型内容

本实用新型的目的在于解决上述问题，提供一种能够提高检测效率，并且能够准确的检测到MOS管在电源上使用时的实际内阻的同步整流MOS管压降内阻检测电路。

本实用新型的目的通过下述技术方案实现：一种同步整流MOS管压降内阻检测电路，用于检测反激电路次级端的MOS管Q2的内阻，其包括运放IC1A，一端与运放IC1A的3引脚连接、另一端与MOS管Q2的漏极连接的电阻R2，一端与运放IC1A的2引脚连接、另一端与MOS管Q2的源极连接的电阻R3，以及串接在运放IC1A的2引脚和1引脚之间的电阻R1；所述运放IC1A的8引脚接电源，其1引脚形成检测点C，其4引脚与MOS管Q2的源极相连接的同时形成检测点A。

同步整流MOS管压降内阻检测电路还包括极性电容CE1；所述极性电容CE1的正极与运放IC1A的8引脚连接、其负极与运放IC1A的4引脚连接。

同步整流MOS管压降内阻检测电路还包括有保护电路；所述保护电路包括三极管Q1，一端与三极管Q1的基极连接、另一端与MOS管Q2的漏极连接的电阻R4；所述三极管Q1的集电极与运放IC1A的3引脚连接、其发射极则与MOS管Q2的源极相连接。

本实用新型与现有技术相比，具有以下优点及有益效果：本实用新型可以直接测试到同步整流MOS在电源上使用时的实际内阻大小，缩短了同步MOS管的测试验证时间，更加方便生产者对电源次级同步MOS的优化筛选。

附图说明

图1为本实用新型与反激电路次级端连接的示意图。

具体实施方式

下面结合实施例对本实用新型作进一步的详细说明，但本实用新型的实施方式不限于此。

实施例

本实施例公开了一种同步整流MOS管压降内阻检测电路，其用于检测反激电路次级端的MOS管Q2的内阻。现有反激电路的次级端电路结构如图1所以，其包括变压器T1、MOS管Q2、电阻R5、极性电容CE2以及同步控制电路。极性电容CE2的正极经电阻R5后与MOS管Q2的源极相连接、其负极与变压器T1次级线圈的异名端连接，MOS管Q2的漏极与变压器T1次级线圈的同名端连接，同步控制电路则同时与MOS管Q2的漏极、栅极、源极连接。极性电容CE2的正极作为检测点B，其负极作为检测点D，检测点B和检测点D共同形成反激电路次级的负载输出端。由于反激电路的次级端电路为现有的电路，以上仅对其部分元器件关系进行描述，同步控制电路的具体结构在此不再赘述。