[实用新型]一种集成肖特基的屏蔽栅沟槽功率半导体结构

说明书

本实用新型涉及一种功率半导体结构，尤其是一种集成肖特基的屏蔽栅沟槽功率半导体结构，芯片表面设有六类沟槽，第一类沟槽互相平行且均匀分布，第二类沟槽环绕第一类沟槽设置，所述第五类沟槽位于所述第二类沟槽的内侧，将至少一对相邻的第一类沟槽替换为第五类沟槽，第六类沟槽设置于相邻的第五类沟槽之间，并且其两端分别与相邻的两条第五类沟槽互相垂直并连通，所述第六类沟槽之间互相平行，所述源极金属通过第四类通孔与第六类沟槽内的第二类导电多晶硅欧姆接触，所述相邻的第六类沟槽之间的外延层区域为肖特基接触区，所述源极金属通过第五类通孔与肖特基接触区内的外延层肖特基接触，能够加快反向恢复，降低能量损耗。

技术领域

本实用新型涉及一种功率半导体结构，尤其是一种集成肖特基的屏蔽栅沟槽功率半导体结构。

背景技术

屏蔽栅金属氧化物半导体场效应晶体管（简称SGT MOSFET）固有一个与其并联的寄生二极管，寄生二极管的阳极与MOSFET的源极相连，阴极与MOSFET的漏极相连，因此SGTMOSFET也用来续流。这种寄生二极管与普通二极管一样，由少子参与导电，因此有反向恢复时间，从而降低开关速度、增加开关损耗。肖特基二极管具有较低的正向二极管电压降等优势，通常与MOSFET器件并联，以改善器件开关动作的二极管恢复时间，可抑制器件运行时非开关部分的功率损耗。

但是肖特基二极管通常具有很高的反向偏置漏电流，对器件的性能产生不良的影响，同时，现有技术通常在SGT MOSFET芯片外设置独立的肖特基二极管芯片，将肖特基二极管芯片与SGT MOSFET芯片合封，这大大增加了芯片成本与封装成本。

为了降低芯片成本与封装成本，同时降低反向偏置漏电流，本实用新型提供了一种新的设计方案。

发明内容

本实用新型的目的在于针对现有技术的不足提供了一种集成肖特基的屏蔽栅沟槽功率半导体结构，本实用新型的功率半导体结构能够解决现有技术中存在芯片成本与封装成本过大，反向偏置漏电流过高的问题。

为实现以上技术目的，本实用新型采用以下技术方案：一种集成肖特基的屏蔽栅沟槽功率半导体结构，包括第一导电类型衬底，在所述第一导电类型衬底上方设有第一导电类型外延层，在俯视角度上，所述第一导电类型外延层表面设有六类沟槽，第一类沟槽互相平行且均匀分布；所述第一类沟槽的四周环绕设置有第二类沟槽，包括第二类平行沟槽及第二类垂直沟槽，所述第二类垂直沟槽包括垂直设置在所述第一类沟槽左右两端的第一垂直沟槽及第二垂直沟槽；所述第二类沟槽的外侧设置有与所述第一垂直沟槽垂直的第三类沟槽，所述第三类沟槽的一端与第一垂直沟槽连通；所述第二类沟槽的外侧设置有与所述第二垂直沟槽垂直的第四类沟槽，所述第四类沟槽的一端与第二垂直沟槽连通；所述第二类沟槽的内侧设置有第五类沟槽，将至少一对相邻的第一类沟槽替换为对应的一对第五类沟槽，所述第五类沟槽与第二垂直沟槽互相垂直，并且第五类沟槽的一端与第二垂直沟槽连通，另一端不与第一垂直沟槽连通；相邻第五类沟槽之间设置有若干互相平行的第六类沟槽，所述第六类沟槽的两端分别与相邻的两条第五类沟槽互相垂直并连通；

相邻所述第一类沟槽之间的第一导电类型外延层表面设有第二导电类型体区，所述第二导电类型体区的表面设有第一导电类型源区，所述第一类沟槽穿透第二导电类型体区进入第一导电类型外延层内，所述第一类沟槽的下半段设置有第一类导电多晶硅，上半段设置有第二类导电多晶硅，第一类导电多晶硅与第二类导电多晶硅通过第一类绝缘介质绝缘，第一类导电多晶硅通过场氧层与第一导电类型外延层绝缘，第二类导电多晶硅通过栅氧层与第一导电类型外延层绝缘，在所述第一类沟槽与第一导电类型源区的上方设有第二类绝缘介质，在所述第二类绝缘介质的上方设有源极金属，所述源极金属通过第一类通孔与第一导电类型源区、第二导电类型体区欧姆接触；