[实用新型]电源开关控制电路

说明书

本申请提供电源开关控制电路，包括掉电检测电路、二次电源电路、电源上下电控制器、泄放电路，掉电检测电路电连接电源上下电控制器，电源上下电控制器电连接二次电源电路，二次电源电路电连接泄放电路，泄放电路连接开关电路，开关电路导通状态下接地，开关电路不导通状态下输出电源。本申请实施例开关电路在电源上电时候，不导通，泄放电路不工作，不会影响电源正常供电工作，保证设备内容CPU等芯片的可靠运行。另外，不会造成无端的功耗浪费。

技术领域

本申请涉及硬件结构领域，尤其是具有电源开关控制电路。

背景技术

现在网络电子设备产品应用越来越为普及，而很多设备芯片的供电下电时序的要求非常严格，例如Intel CPU，开发过程中发现多起因下电时序不满足导致设备和芯片故障，对整机的掉电持续时间造成很大的影响，增加了设计难度。依发明人所知，为解决上述问题，通常会在芯片的电源路径上增加泄放电阻，在下电时提供给低阻抗泄放路径，缩短RC放电时间。但是由于泄放电阻的存在，可能导致下述两个问题：1、从设备中二次电源的主芯片读取的电流值大于CPU实际消耗电流值，有可能导致CPU降频，影响CPU的可靠性。2、泄放电阻会增加单板运行过程中的功耗，一个1V电源的电源路径，配置1欧姆的泄放电阻，则会增加1W的功耗，如果有n路电源路径则会增加n倍的功耗。

发明内容

为克服相关技术中存在的问题，本申请提供了具有电源开关控制电路。

根据本申请实施例提供了电源开关控制电路，包括掉电检测电路、二次电源电路、电源上下电控制器、泄放电路，掉电检测电路电连接电源上下电控制器，电源上下电控制器电连接二次电源电路，二次电源电路电连接泄放电路，泄放电路连接开关电路，开关电路导通状态下接地，开关电路不导通状态下输出电源。开关电路在电源上电时候，不导通，泄放电路不工作，不会影响电源正常供电工作，保证设备内容CPU等芯片的可靠运行。另外，不会造成无端的功耗浪费。

优选的，二次电源电路有若干条，每条二次电源电路电连接一个泄放电路，每个泄放电路电连接一个开关电路。对每条二次电源电路都设置泄放电路和开关电路，对每条二次电源电路都可避免无端功耗的浪费，节约能耗。

优选的，所开关电路包括NMOS管，泄放电路电连接NMOS管的D极，NMOS管的G极电连接反相器，反相器用于在NMOS管不导通状态下输出电源，NMOS管的S极接地，在NMOS管导通状态下二次电源电路接地，泄放电源。只要二次电源电路的输出电压小于输入电压即可，使用范围广。

优选的，所开关电路包括PMOS管，泄放电路电连接PMOS管的S极，PMOS管的G极电连接反相器，反相器用于在PMOS管不导通状态下输出电源，PMOS管的D极接地，在PMOS管导通状态下二次电源电路接地，泄放二次电源。二次电源的输出电压不能过低，否则PMOS管无法导通。

优选的，开关电路包括晶闸管，晶闸管的G端与泄放电路电连接，晶闸管的K端接地，在晶闸管的G端控制导通状态下，泄放二次电源，在晶闸管的G端控制不导通状态下，晶闸管的A端输出电源。

优选的，泄放电路包括泄放电阻。电路简单。

优选的，掉电检测电路包括掉电检测芯片，掉电检测芯片的电压检测端设有分压电阻R1和R2，电压检测端电连接在R1和R2之间，R1电连接第一电源，掉电检测芯片设有门槛电压，当掉电检测芯片检测到电压检测端电压小于门槛电压则判断电源下电，输出下电中断信号。

优选的，二次电源电路包括主芯片，主芯片使能端EN电连接电源上下电控制器，主芯片的电源输入端Vin电连接电源，电源输出端Vout电连接泄放电路。

本申请的实施例提供的技术方案可以包括以下有益效果：

本申请实施例中开关电路在电源上电时候，不导通，泄放电路不工作，不会影响电源正常供电工作，保证设备内容CPU等芯片的可靠运行。另外，不会造成无端的功耗浪费。