[实用新型]一种SDRAM控制器用户接口模块IP核

说明书

本实用新型公开了一种SDRAM控制器用户接口模块IP核，包括多端口用户接口模块、MIG_v2.3IP核以及DDRx SDRAM内存组单元，通过MIG_v2.3IP核控制DDRx SDRAM内存组单元完成自动刷新、预充电、突发写、突发读，通过多端口用户接口模块把MIG_v2.3IP核的应用接口进一步封装成两个独立的操作端口，分别以类似于FIFO的形式向用户提供独立的读写操作。本实用新型克服了SDRAM控制器控制逻辑复杂、使用难度大、应用灵活性差等问题，同时保证了性能的高可靠性，从而大大缩短了产品的设计时间，丰富了SDRAM的应用场合。

技术领域

本实用新型涉及电子信息技术领域，尤其涉及一种SDRAM控制器用户接口模块IP核。

背景技术

随着现代科学技术的高速发展，在高速数据采集、高速图像处理等领域，对数据缓存普遍存在速度快、容量大、实时性强和带宽高的处理要求。至今已经发展到第四代的SDRAM，凭借价格低、密度高、数据读写速度快等优点,成为高速缓存器的首选方案。然而，相对于SRAM、FIFO等其他存储器件，SDRAM需要定时刷新、预充电以及行列寻址等一系列操作，使得其控制逻辑比较复杂，对时序的要求比较严格。而采用专用芯片的方案，不仅使硬件电路变得复杂，增加了设计成本，而且大多无法针对特定场合灵活定制，不利于SDRAM的特殊应用。因此有必要设计一个接口简单、使用灵活、性能可靠的SDRAM控制器。因此本实用新型提出了一种SDRAM控制器用户接口模块IP核来解决上述问题。

实用新型内容

本实用新型提出的一种SDRAM控制器用户接口模块IP核，克服了SDRAM控制器控制逻辑复杂、使用难度大、应用灵活性差等问题。

为了实现上述目的，本实用新型采用了如下技术方案：

一种SDRAM控制器用户接口模块IP核，包括多端口用户接口模块、MIG_v2.3 IP核以及DDRx SDRAM内存组单元，通过MIG_v2.3 IP核控制DDRx SDRAM内存组单元完成自动刷新(Auto Refresh)、预充电(Precharge)、突发写(Burst Write)、突发读(Burst Read)，通过多端口用户接口模块把MIG_v2.3 IP核的应用接口进一步封装成两个独立的操作端口，分别以类似于FIFO的形式向用户提供独立的读写操作。

优选的，DDRx SDRAM内存组单元包括DDR2，DDR3，LPDDR2。

优选的，MIG_v2.3 IP核将DDRx SDRAM复杂的读写时序转化为用户简单的读写时序,以及将DDRx SDRAM接口的双时钟沿数据转换为用户的单时钟沿数据,使用户像操作普通的SRAM一样控制DDRx SDRAM。

优选的，多端口用户接口模块包括参数配置单元，两个端口写数据缓存单元，两个端口读数据缓存单元以及多端口读写仲裁单元组成，多端口读写仲裁单元采用轮流行使命令控制权的机制，分时处理来自两个端口的读操作或者写操作，然后转换成相应的读写命令下发给MIG_v2.3 IP核，同时完成用户数据的交换。

优选的，两个端口写数据缓存单元功能相同，两个端口读数据缓存单元功能相同，且独立运行的操作接口，分别包含写数据缓存单元和读数据缓存单元，完成用户数据的写入和读取。