[发明专利]功率管的采样控制电路、电源保护芯片以及设备

说明书

本申请提供了一种功率管的采样控制电路，该采样控制电路包括第一采样管和基础采样管，功率管、第一采样管和基础采样管为NMOS，功率管的漏极连接输入端，功率管的源极连接输出端,第一采样管的栅极连接功率管的栅极和基础采样管的栅极，第一采样管的漏极连接功率管的漏极和基础采样管的漏极，第一采样管的漏极电流跟随基础采样管的漏极电流，以使得所述第一采样管的漏极电流与所述基础采样管的漏极电流在输出电压的全工作范围内保持一致。第一采样管和基础采样管共栅共漏采样可以实现在全工作电压范围内对功率管进行电流采样，保障采样精度。

技术领域

本申请涉及电路技术领域，尤其涉及一种功率管的采样控制电路、电源保护芯片以及电子设备。

背景技术

在电源保护芯片中，很多都会集成功率管。其中，功率管是在放大电路中担任末级输出的晶体管。功率管可以基于集电极最大耗散功率P_CM的大小分为大功率管和小功率管。其中，集电极最大耗散功率大于1瓦特(W)的功率管可以为大功率管，集电极最大耗散功率小于1W的功率管可以为小功率管。

高压N型功率管的输入输出工作电压范围较宽，如此需要功率管的电流采样电路在全工作电压范围都能正常工作。然而，在靠近最大或最小工作电压的区域，单一的采样电路总会在其中一个区域不能正常工作。如此导致电流采样的精度降低，甚至有可能会损坏电路。

业界亟需提供能够在全工作电压范围内正常工作的功率管的电流的采样控制电路，以实现高精度采样。

发明内容

本申请提供了一种功率管的采样控制电路，该采样控制电路包括第一采样管和基础采样管，功率管、第一采样管和基础采样管为N型金属氧化物半导体场效应晶体管NMOS，功率管的漏极连接输入端，功率管的源极连接输出端；第一采样管的栅极连接功率管的栅极和基础采样管的栅极，第一采样管的漏极连接功率管的漏极和基础采样管的漏极，第一采样管的漏极电流跟随基础采样管的漏极电流，以使得所述第一采样管的漏极电流与所述基础采样管的漏极电流在输出电压的全工作范围内保持一致。如此可以实现对在全工作电压范围内对功率管进行高精度采样。本申请还提供了上述采样控制电路对应的电源保护芯片以及电子设备。

第一方面，本申请提供了一种功率管的采样控制电路，该电路包括：

第一采样管和基础采样管，所述功率管和所述第一采样管、所述基础采样管为N型金属氧化物半导体场效应晶体管NMOS，所述功率管的漏极连接输入端，所述功率管的源极连接输出端；

所述第一采样管的栅极连接所述功率管的栅极和基础采样管的栅极，所述第一采样管的漏极连接所述功率管的漏极和所述基础采样管的漏极，所述第一采样管的漏极电流跟随所述基础采样管的漏极电流，以使得所述第一采样管的漏极电流与所述基础采样管的漏极电流在输出电压的全工作范围内保持一致。

在一些可能的实现方式中，所述采样控制电路还包括第二采样管，所述第二采样管为所述NMOS；

所述第二采样管的源极连接所述功率管的源极，所述第二采样管用于所述输入端和所述输出端的压差大于预设电压时，通过所述第二采样管的源极电流获得所述功率管的漏极电流。

在一些可能的实现方式中，所述电路还包括第一P型金属氧化物半导体场效应晶体管PMOS和第二PMOS；

所述第一PMOS的源极连接所述基础采样管的源极，所述第二PMOS的源极连接所述第一采样管的源极，所述第一PMOS的栅极连接所述第二PMOS的栅极。

在一些可能的实现方式中，所述电路还包括第三PMOS、第四PMOS、第五PMOS和第六PMOS；