[发明专利]一种低压低漏电流单向保护器件及其制备方法

说明书

本发明公开了一种低压低漏电流单向保护器件及其制备方法，制备方法包括：制备N型衬底材料；制备N型外延层；生长一层牺牲氧化层，正面光刻形成P型扩散区图形，正面硼注入，硼推进；正面光刻形成N+扩散区图形，正面磷注入；正面光刻形成P+扩散区图形，正面硼注入，硼推进，形成N+扩散区、P+扩散区；正面淀积隔离介质层，正面光刻形成接触孔区；正面溅射或蒸发金属，合金；背面减薄，背面金属。发明在P型扩散区上方引入P+扩散区，P+扩散区的光刻间距为L，设计L的尺寸，使得由P+扩散区、N型外延层、P+扩散区组成的PNP结构在击穿电压3.3‑6V实现穿通，达到低压低漏电流的要求，通过优化N型外延层的浓度与光刻间距L的尺寸，可以获得小于1uA的漏电流。

技术领域

本发明涉及电子科学与技术领域，特别涉及一种低压低漏电流单向保护器件及其制备方法。

背景技术

随着现代化超大规模集成电路的出现，超深亚微米的工艺已成为集成电路加工工艺的主流。为降低超大规模集成电路的使用功耗，目前芯片的工作电压以3.3V为主（芯片内器件的击穿电压最小为7V左右）。为了保护芯片，因此对应的保护器件的击穿电压也要随之减小，需要击穿电压小于6V的保护器件。

根据半导体物理理论，硅基的PN结结构的击穿电压在6V以上属于雪崩击穿，在6V以下属于齐纳击穿，通常使用高浓度的N区、P区可以实现低于6V的击穿电压，但是由于耗尽层窄，漏电流会随着电压的降低，呈现指数级的增长，通常在10-200uA，这对于集成电路是不能接受的。传统低压单向二极管结构，中当表面金属层接高电位，背面金属层接低电位时，电流依次通过P型扩散区，N型外延层，N型衬底材料，表现为二极管的正向导通特性，当背面金属层接高电位，表面金属层接低电位时，电流依次通过N型衬底材料，N型外延层，P型扩散区，表现为二极管的反向击穿特性。该结构由于N型外延层，P型扩散区的浓度高，使得在击穿电压低于6V的条件下，漏电流高，基本在50-800uA。这提高了集成电路的静态损耗，需要进行参数优化。

公开号CN 111370407A的专利申请公开了一种低压低电容单向ESD保护器件及其制作方法，包括P型单晶材料、隔离介质层、正面金属区、背面金属区；P型单晶材料的两侧设有N型隔离区，P型单晶材料的上方设有P型调整区和N型扩散区，P型单晶材料的下方设有P型调整区。本发明可以实现单颗芯片完成低压低电容的单向ESD保护，封装难度低，可靠性高，既包括穿通型三极管又包括降容二极管，穿通型三极管将纵向击穿调整为横向击穿，同时引入P型调整区，可以在低电压的条件下，获得更低的漏电流，不能通过减少静态损耗，达到低压低漏电流的要求，获得小于1uA的漏电流工程。

发明内容

本发明的目的在于提供一种获得更低的击穿电压与更小的漏电流的低压低漏电流单向保护器件及其制备方法。

本发明采用的技术方案是：

一种低压低漏电流单向保护器件，所述单向保护器件的剖面结构包括N型衬底材料、N型外延层、P型扩散区、P+扩散区、N+扩散区、表面钝化层、金属层、背面金属层，所述N型外延层位于N型衬底材料上，N型外延层顶部依次为N+扩散区、P+扩散区、P型扩散区、P+扩散区、N+扩散区，N+扩散区与P+扩散区通过N型外延层上表面的金属层形成互联，所述P型扩散区上方引入P+扩散区，所述N+扩散区、P+扩散区两侧与金属层的连接处设有表面钝化层。

进一步，引入的P+扩散区与P型扩散区两侧的P+扩散区的光刻间距为L，L为0.5-2μm。

进一步，表面钝化层位于N型外延层上表面。

进一步，N型衬底材料底部设有背面金属层。

一种低压低漏电流单向保护器件的制备方法，其特征在于：包括一下步骤：

步骤1：制备N型衬底材料，N型衬底材料的晶向为111，电阻率为0.002-0.004Ω.cm，片厚为600-700μm；

步骤2：制备N型外延层，N型外延层电阻率为5-10Ω.cm，片厚为10-20μm；