[发明专利]高压保护电路及芯片、装置

说明书

本申请提出一种高压保护电路及芯片、装置。所述高压保护电路与芯片引脚和芯片内部电路串联，包括衬底选择电路、高压检测电路和保护开关：所述高压检测电路，接收供电电压、芯片引脚电压，检测所述芯片引脚电压，输出控制信号；所述衬底选择电路，接收供电电压、芯片引脚电压，输出衬底电压；所述保护开关，接收所述控制信号和所述衬底电压，控制所述高压保护电路的通断。

技术领域

本申请涉及集成电路领域，具体而言，涉及一种高压保护电路及芯片、装置。

背景技术

现代芯片倾向于使用先进节点的工艺以满足提高性能和降低功耗的需求。先进工艺通过更薄的栅氧层厚度和更高的载流子注入浓度，使得芯片内CMOS器件的耐压能力降低。

在很多芯片的应用场景中，非理想的使用环境会导致芯片的引脚的电压高于芯片供电电压；在较严重时，引脚电压还会超过芯片的耐压电压。例如，在电机应用环境中，电机的三项交流电有着较高的能量，通过寄生电容电感的耦合效应，可能将较高电压耦合至其控制芯片的引脚端，这类型高压通常在4V到5V之间，而现在市场上主流的微控制处理器(MCU)的标准供电电压为3.3V，其引脚的耐压上限为3.63V。若将这些MCU应用于电机控制，芯片内部器件一旦接收到高压，就会造成芯片的损坏。

在所述背景技术部分公开的上述信息仅用于加强对本申请的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本申请提出一种高压保护电路及芯片、装置，当芯片的引脚的电压高于芯片供电电压时，可截断该电压向芯片内部的输送，达到保护芯片的目的。

根据本申请的一方面，提出一种高压保护电路，所述高压保护电路用于芯片，所述高压保护电路与芯片引脚和芯片内部电路串联，包括衬底选择电路、高压检测电路和保护开关：

所述高压检测电路，接收供电电压、芯片引脚电压，检测所述芯片引脚电压，输出控制信号；

所述衬底选择电路，接收供电电压、芯片引脚电压，输出衬底电压；

所述保护开关，接收所述控制信号和所述衬底电压，控制所述高压保护电路的通断。

根据一些实施例，若所述芯片引脚电压高于供电电压，则所述高压检测电路输出所述控制信号控制所述保护开关截止；

若所述芯片引脚电压低于供电电压，则所述高压检测电路输出所述控制信号控制所述保护开关导通。

根据一些实施例，若所述芯片引脚电压高于供电电压，则所述衬底选择电路输出所述衬底电压等于所述芯片引脚电压；

若所述芯片引脚电压低于供电电压，则所述衬底选择电路输出所述衬底电压等于所述供电电压。

根据一些实施例，所述高压检测电路还包括P-MOS管，输入所述衬底选择电路输出的衬底电压。

根据一些实施例，所述保护开关包括并联的第一开关和第二开关，其中：

所述第一开关为N-MOS管，栅极端接所述供电电压，衬底接地；

所述第二开关为P-MOS管，栅极端接所述控制信号，衬底接所述衬底电压。

根据一些实施例，若所述芯片引脚电压高于供电电压，则所述高压检测电路输出所述控制信号为第二控制信号；

若所述芯片引脚电压低于供电电压，则所述高压检测电路输出所述控制信号为第二控制信号。

根据一些实施例，若所述芯片引脚电压高于供电电压，所述第一开关截止；

若所述芯片引脚电压低于供电电压，所述第一开关导通。

根据一些实施例，若所述控制信号为所述第一控制信号，则所述第二开关截止；