[发明专利]一种基于神经形态器件的逻辑门

说明书

本发明公开了一种基于神经形态器件的逻辑门，包括第一神经元、第二神经元、第三神经元、第四神经元和第五神经元，第一神经元与第三神经元连接，第二神经元与第四神经元连接，第三神经元和第四神经元均与第五神经元连接；第一神经元和第二神经元，膜电位大于等于第一发放阈值时，输出高电平，否则，输出低电平；第三神经元和第四神经元，具有一基本信号，膜电位为基本信号和输入信号之和，且大于等于第二发放阈值时，输出高电平，否则，输出低电平；第五神经元，膜电位为两个输入信号之和，在大于等于第三发放阈值时，输出高电平，否则，输出低电平。本发明可实现不同逻辑功能转换，具有低功耗和不应期性能，与神经网络的融合度和适用性好。

技术领域

本发明属于神经形态电路技术领域，具体涉及一种基于神经形态器件的逻辑门。

背景技术

在数字电路中，所谓“门”就是指能实现基本逻辑关系的电路。逻辑门可以用电阻、电容、二极管、三极管等分立原件构成，成为分立元件门。也可以将门电路的所有器件及连接导线制作在同一块半导体基片上，构成集成逻辑门电路。现有技术中，逻辑门电路通常采用CMOS逻辑实现，如图1所示，如或非门的逻辑表达式为其中，Y表示输出端(Output)，A、B分别为输入端，任意输入端为高电平(逻辑1)，输出为低电平(逻辑0)，图2所示为或非门真值表。如图3所示，与非门的逻辑表达式为当输入端均为高电平(逻辑1)，则输出端为低电平(逻辑0)；若输入端中至少有一个为低电平(逻辑0)，则输出端为高电平(逻辑1)，图4所示为与非门真值表。

随着人工智能和神经计算等相关技术的发展，类脑计算受到关注，进而催生出脉冲神经网络(Spiking Neural Network，SNN)。传统的深度神经网络虽然也受到人脑工作机制的启发，但和真实情况相去甚远，其传递的是模拟量，而在人脑中，信息是以脉冲形式传递的。可见，脉冲神经网络比传统的深度神经网络更接近人脑的工作机制。且冯·诺依曼计算与存储分离的架构瓶颈愈加显著，加之依靠摩尔定律物理微缩提高密度从而提高计算性能的驱动方式越来越困难。与深度学习专用处理器仍基于冯·诺依曼处理器架构不同，神经形态工程致力于构建更加类脑的硬件计算架构。

与生物神经网络类似，神经形态基元由神经形态树突、胞体和轴突构成，并由神经形态突触连接构成神经形态网络，通过配置路由网络的连接拓扑关系与神经形态突触连接权重以存储信息，并结合神经元模块的计算与信号的路由传递实现信息处理。神经形态系统主要包含三大部分：神经元计算、突触权重存储、路由通信。由于大脑神经网络采用spike进行信息编码和传递，因此这类系统基本上均采用SNNs模型。

脉冲神经网络采用spike脉冲进行信息编码，spike信号是一种二值信号，为1代表神经元被激活(产生一个事件)并传递至其后端连接的神经元，即向后端神经元发送一个脉冲事件；为0代表神经元未被激活且对后端神经元也不产生任何影响，即未产生上述脉冲事件。这种事件驱动的方式(收到事件才工作)，可以获得非常高的能效，也是诸多神经形态芯片将SNNs模型作为基本模型的出发点。因此，鉴于现有技术中的COMS逻辑电路存在与神经网络的融合度较低、适用性较差，且功耗高等问题，本申请提出一种基于神经形态器件的逻辑门。

发明内容

本发明的目的在于针对上述问题，提出一种基于神经形态器件的逻辑门，具有低功耗和不应期性能，带有稀疏响应特性，提高了与神经网络的融合度和适用性。

为实现上述目的，本发明所采取的技术方案为：

本发明提出的一种基于神经形态器件的逻辑门，包括第一神经元A、第二神经元B、第三神经元C、第四神经元D和第五神经元Y，第一神经元A与第三神经元C连接，第二神经元B与第四神经元D连接，第三神经元C和第四神经元D均与第五神经元Y连接，第一神经元A和第二神经元B为信号输入端，第五神经元Y为信号输出端，其中：

第一神经元A和第二神经元B均为第一类神经元，其在接收到信号时，当膜电位大于等于第一发放阈值，输出高电平，当膜电位小于第一发放阈值，输出低电平；