[发明专利]基于改进天牛须算法的异构三维片上网络的布图优化方法、装置、设备及介质

说明书

本发明公开了一种基于改进天牛须算法的异构三维片上网络的布图优化方法、装置、设备及介质，方法包括：(1)网络层划分：将片上网络所有任务映射到不同的IP核，并根据所有IP核的功能和种类，将所有IP核划分到异构三维片上网络的不同网络层；(2)布图方案优化：采用二叉树编码方式对每个网络层的IP核进行布图编码，并采用天牛须算法求解每个网络层上IP核的最优布图方案；其中，求解最优布图方案所采用的目标函数，其变量包括布图方案的芯片面积、通信链路和温度。本发明综合考虑芯片面积、链路长度和温度因素，提高异构三维片上网络的综合性能。

技术领域

本发明涉及三维大规模集成电路、布图规划以及智能优化算法的交叉领域，特别涉及一种基于改进天牛须算法的异构三维片上网络的布图优化方法。

背景技术

集成电路依据摩尔定律不断发展，随着芯片的进步，片上系统(System on Chip,SoC)便成为主要的发展方向。目前，片上多核系统MPSoC已经慢慢应用于网络通信等嵌入式电子设备中。随着半导体技术进入了纳米级工艺时代，单一芯片上实现了存储、收集信号、信号转换、系统控制等功能。片上系统的优势在于它利用IP核(Intellectual PropertyCore，IP core)可重用技术和基于总线的通信模式，减少了单个部件的开发时间，解决了电路集成度过高造成的多个IP核之间的通信互连问题，继而提高了芯片的设计效率。而随着深亚微米集成工艺技术的成熟，单一芯片上集成的IP核数目越来越多，片上系统采用的基于分段式总线和共享总线的互连结构已经不能匹配快速发展的通信需求，传统的片上系统开始面临在通信带宽、通信功耗、全局同步等各方面出现的局限性问题。所以，近年来研究学者们为了彻底解决总线结构通信模式带来的局限性，把计算机网络技术引进到芯片设计中来，片上网络(Network on Chip，NoC)应运而生。

随着系统性能需求越来越高，传统的总线型结构已经不能满足系统的性能需求，因此片上网络慢慢成为芯片上多个IP核之间相互通信的桥梁。片上网络的研究从二维片网逐渐扩展到了三维片网。芯片集成度的进一步提升，使得二维片上网络已经不能保证关键部件相邻，与2D NOC相比，3D NOC具有很多优势，提高芯片带宽，更高的通信效率，全局同步，芯片的功能趋于多样化等。

深亚微米集成工艺技术的成熟，使得单一芯片上的IP核数目越来越多，而且每个IP核呈现不同形状大小，这就需要一种算法，找出最优解，使得信息传输频繁的两个IP核距离最近，同时保证整体的规则形状。布图规划阶段作为芯片物理设计的第一个阶段，是影响整个芯片性能的关键环节，布图规划问题对系统的功耗、延迟等性能均有很大影响。

然而，布图规划阶段的成本函数只用线性加权的方式考虑芯片面积和链路长度并不能满足实际的情况，三维片上网络多层堆叠的方式增加了芯片的功率密度，而且也增长了散热路径，导致热量积聚速度变快，超高的温度可能会永久性的损坏芯片。而且，由于芯片面积有限，大量IP核集成于一个芯片上进行数据传输，芯片上的功耗密度和热度可以和核能量相比，所产生的热量会对系统的正常运行产生影响。因此，在布图设计除考虑芯片面积和链路长度外，还有必要考虑温度因素。

发明内容

本发明提供一种基于改进天牛须算法的异构三维片上网络的布图优化方法，综合考虑芯片面积、链路长度和温度因素，提高异构三维片上网络的综合性能。

为实现上述技术目的，本发明采用如下技术方案：

一种基于改进天牛须算法的异构三维片上网络的布图优化方法，包括：

网络层划分：将片上网络所有任务映射到不同的IP核，并根据所有IP核的功能和种类，将所有IP核划分到异构三维片上网络的不同网络层；

布图方案优化：采用二叉树编码方式对每个网络层的IP核进行布图编码，并采用天牛须算法求解每个网络层上IP核的最优布图方案；其中，求解最优布图方案所采用的目标函数，其变量包括布图方案的芯片面积、通信链路和温度。