[发明专利]无刷电机控制电路及控制器

权利要求书

1.一种无刷电机控制电路，其特征在于，包括依次连接的主控电路、电机驱动电路及MOSFET驱动电路；所述主控电路还连接有电源管理电路、通信电路及模拟电流检测电路；所述模拟电流检测电路的另一端连接于电机驱动电路、MOSFET驱动电路之间。

2.如权利要求1所述的无刷电机控制电路，其特征在于，所述主控电路包括第一芯片U1、第一接口J1、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第一电阻R1及第一晶振Y1XT1；所述第一电容C1的一端连接于第一芯片U1的VCP_2管脚，另一端接地；所述第二电容C2的一端连接于第一芯片U1的VCP_1管脚，另一端接地；所述第二电容C3的一端连接于第一芯片U1的NRST管脚，另一端接地；所述第一电阻R1的一端连接于第一芯片U1的BOOT0管脚，另一端接地；所述第四电容C4的一端连接于第一芯片U1的PH1-OSC_IN管脚，另一端接地；所述第五电容C5的一端连接于第一芯片U1的PH1-OSC_OUT管脚，另一端接地；所述第一晶振Y1连段分别连接于第一芯片U1的PH1-OSC_IN管脚和PH1-OSC_OUT管脚；所述第一接口J1的SPI_SCK管脚、SPI_MISO管脚、SPI_MOSI管脚、GPIO1管脚、GPIO2管脚、GPIO3管脚、GPIO4管脚、GPIO5管脚、NRST管脚、M0_ENC_Z管脚、M1_ENC_Z管脚、CAN_H管脚、CAN_L管脚分别连接于第一芯片U1对应的管脚；所述第一接口J1的第一管脚连接于VCC节点，第二管脚和第五管脚接地，第六管脚连接于AVCC节点，第七管脚连接于AGND节点。

3.如权利要求2所述的无刷电机控制电路，其特征在于，所述电机驱动电路包括第二芯片U2；第二电阻R2的一端连接于第二芯片U2的RT_CLK管脚，另一端接地；第六电容C6的一端连接于第二芯片U2的COMP管脚，另一端接地；第三电阻R3的一端连接于第二芯片U2的COMP管脚，另一端连接于第七电容C7，第七电容C7的另一端接地；第四电阻R4的一端连接于第二芯片U2的VSENSE管脚，另一端连接于5V节点；第五电阻R5的一端连接于第二芯片U2的VSENSE管脚，另一端接地；第六电阻R6的一端连接于第二芯片U2的DTC管脚，另一端接地；第八电容C8的一端连接于第二芯片U2的GVDD管脚，另一端接地；第九电容C9的一端连接于第二芯片U2的CP1管脚，另一端连接于第二芯片U2的CP2管脚；第十电容C10的一端连接于第二芯片U2的DVDD管脚，另一端连接于AGND节点；第二芯片U2的REF管脚连接于AVCC节点；第七电阻R7的一端连接于第二芯片U2的SO1管脚，另一端连接于SO1接口；第八电阻R8的一端连接于第二芯片U2的SO2管脚，另一端连接于SO2接口；第十一电容C11的一端连接于SO1接口，另一端连接于AGND节点；第十二电容C12的一端连接于SO2接口，另一端连接于AGND节点；第十三电容C13的一端连接于第二芯片U2的AVDD管脚，另一端连接于AGND节点；第二芯片U2的AGND管脚连接于AGND节点；第十四电容C14的一端连接于第二芯片U2的PVDD1管脚，且另一端连接于PGND节点；第十五电容C15的一端连接于第二芯片U2的PVDD1管脚，且另一端接地；第二芯片U2的SP2管脚和SN2管脚之间连接有第十六电容C16；第二芯片U2的SP1管脚和SN1管脚之间连接有第十七电容C17；第二芯片U2的SH_C管脚和BST_C管脚之间连接有第十八电容C18；第二芯片U2的SH_B管脚和BST_B管脚之间连接有第十九电容C19；第二芯片U2的SH_A管脚和BST_A管脚之间连接有第二十电容C20；第二芯片U2的VDD_SPI管脚连接于VCC节点；第二芯片U2的PH管脚和BST_BK管脚之间连接有第二十一电容C21；第一电感L1的一端连接于第二芯片U2的PH管脚，另一端连接于5V节点；第一二极管D1的阳极接地，阴极连接于第二芯片U2的PH管脚；第二十二电容C22的一端连接于5V节点，另一端接地；第二芯片U2的PVDD1管脚、PVDD2管脚连接于DCBUS节点；DCBUS节点通过第二十三电容C23连接于PGND节点；DCBUS节点还分别通过第二十四电容C24和第二十五电容C25接地。