[发明专利]一种基于RISC-V的安全可信加密处理器架构及其工作方法

说明书

本发明提供了一种基于RISC‑V的安全可信加密处理器架构及其工作方法，包括主处理器以及加密协处理器，所述主处理器与加密协处理连接；当所述主处理器读取到加密指令时，将读取到的加密指令通过片内总线传输给加密协处理器，所述加密协处理器根据所述加密指令完成加密运算。本发明采用加密协处理器单独设计的结构将比主处理器更快速、高效率的完成加密运算，加密协处理器运行时可以节省主处理器的资源来完成其他运算。

技术领域

本发明属于集成电路设计与处理器设计技术领域，具体涉及一种基于RISC-V的安全可信加密处理器架构及其工作方法。

背景技术

本部分的陈述仅仅是提供了与本发明相关的背景技术信息，不必然构成在先技术。

RISC-V是一个基于精简指令集(RISC)原则的开源指令集架构(ISA)，该指令集是简洁的、模块化的，有规整的指令编码格式，并有充足的扩展空间。

《riscv-crypto-spec-v0.8.0-scalar》描述了RISC-V的标量加密指令集。这里提出的所有指令都使用通用X寄存器，并服从2读1写的寄存器访问限制。这些指令设计为轻量级的，并且适用于32位和64位基础架构。

一般来说，商用的对数据的加密方式主要有软件层面加密和从硬件层面设计加密两种。软件层面的加密不涉及芯片的底层架构，相对来说更通用。

但考虑到软件加密对CPU资源的使用效率有限和安全性有限，同时，由于外部威胁的日益上升，软件加密受到破解的可能性较大，软件加密已经无法满足高速安全的加密需求。

发明内容

为了解决上述问题，本发明提出了一种基于RISC-V的安全可信加密处理器架构及其工作方法，本发明采用加密协处理器单独设计的结构将比主处理器更快速、高效率的完成加密运算，加密协处理器运行时可以节省主处理器的资源来完成其他运算。

根据一些实施例，本发明的第一方案提供了一种基于RISC-V的安全可信加密处理器架构，采用如下技术方案：

一种基于RISC-V的安全可信加密处理器架构，包括主处理器以及加密协处理器，所述主处理器与加密协处理连接；

当所述主处理器读取到加密指令时，将读取到的加密指令通过片内总线传输给加密协处理器，所述加密协处理器根据所述加密指令完成加密运算。

进一步地，还包括指令寄存器和专用指令寄存器，所述指令寄存器通过片内总线分别与主处理器以及加密协处理器连接；

所述专用指令寄存器通过片内总线分别与主处理器以及加密协处理器连接，用于存储加密协处理器专用的加密指令。

进一步地，还包括寄存器，所述寄存器通过片内总线与主处理器连接。

进一步地，所述寄存器存储二进制数据，由具有存储功能的触发器组合起来构成的。

进一步地，所述寄存器是用来暂时存放参与加密运算的数据和运算结果。

进一步地，还包括存储器，所述存储器用来存储程序和各种数据信息。

进一步地，还包括控制器，所述控制器通过片内总线与加密协处理器以及寄存器连接。

根据一些实施例，本发明的第二方案提供了一种基于RISC-V的安全可信加密处理器架构的工作方法，采用如下技术方案：

一种基于RISC-V的安全可信加密处理器架构的工作方法，采用第一方案所述的一种基于RISC-V的安全可信加密处理器架构，具体步骤包括：

步骤(1)：IF取指，主处理器从片内总线上读取指令并放入寄存器；