[发明专利]生成对数似然比的压缩框架

权利要求书

1.一种改进非易失性存储器中的解码操作的方法，包括：

执行第一次硬读取以获得存储在多个单元中的第一组值；

将所述第一组值存储在第一缓冲器中；

对所述多个单元执行多个后续硬读取以获得多个后续组的值；

针对所述多个后续组的值中的每个后续组的值，执行以下操作：

计算质量度量，

将所述后续组的值与存储在所述第一缓冲器中的一组值之间的差值存储在第二缓冲器中，其中所述差值以压缩格式存储，并且

响应于所述质量度量超过阈值，将所述后续组的值存储在所述第一缓冲器中；

基于所述第一缓冲器和所述第二缓冲器生成对数似然比；并且

基于所述对数似然比执行所述解码操作。

2.根据权利要求1所述的方法，其中所述质量度量M基于校验和CS与所述多个单元中值为1的单元的百分比N。

3.根据权利要求2所述的方法，其中所述质量度量被确定为

M＝a×CS+b×|N-1/2|

其中a和b是非负实数，使得a+b＝1。

4.根据权利要求1所述的方法，其中所述对数似然比的符号位基于存储在所述第一缓冲器中的一组值。

5.根据权利要求1所述的方法，其中所述压缩格式包括：所述后续组的值中的位的索引；以及位的值与所述第一缓冲器中的相应位的值不同的次数。

6.根据权利要求1所述的方法，其中生成所述对数似然比LLR包括：

从LLR查找表LUT读取所述对数似然比。

7.根据权利要求1所述的方法，其中所述第一缓冲器的大小基于所述非易失性存储器中的页面的单元数量。

8.一种改进非易失性存储器中的解码器的解码效率的系统，包括：

处理器与存储器，所述存储器包括所述存储器上存储的指令，其中所述指令在被所述处理器运行时使所述处理器：

执行第一次硬读取以获得存储在多个单元中的第一组值；

将所述第一组值存储在第一缓冲器中；

对所述多个单元执行多个后续硬读取以获得多个后续组的值；

针对所述多个后续组的值中的每个后续组的值，执行以下操作：

计算质量度量，

将所述后续组的值与存储在所述第一缓冲器中的一组值之间的差值存储在第二缓冲器中，其中所述差值以压缩格式存储，并且

响应于所述质量度量超过阈值，将所述后续组的值存储在所述第一缓冲器中；

基于所述第一缓冲器和所述第二缓冲器生成对数似然比；并且

基于所述对数似然比执行解码操作。

9.根据权利要求8所述的系统，其中所述质量度量M基于校验和CS与所述多个单元中值为1的单元的百分比N。

10.根据权利要求9所述的系统，其中所述质量度量被确定为

M＝a×CS+b×|N-1/2|

其中a和b是非负实数，使得a+b＝1。

11.根据权利要求8所述的系统，其中所述对数似然比的符号位基于存储在所述第一缓冲器中的一组值。

12.根据权利要求8所述的系统，其中所述压缩格式包括：所述后续组的值中的位的索引；以及位的值与所述第一缓冲器中的相应位的值不同的次数。

13.根据权利要求8所述的系统，其中作为生成所述LLR的一部分，所述指令在被所述处理器运行时进一步使所述处理器：

从LLR查找表LUT读取所述对数似然比。

14.根据权利要求8所述的系统，其中所述第一缓冲器的大小基于所述非易失性存储器中的页面的单元数量。